VHDL程序基本构建

实体和端口模式

VHDL实体是整个设计实体（即独立的电路功能结构）的重要组成部分，其功能是对这个设计实体与外部电路进行接口描述。
实体说明单元的一般语句结构如下：ENTITY  实体名 IS[GENERIC (参数名 : 数据类型);][PORT(端口表 : 数据类型);]END ENTITY 实体名;可综合的电路端口模式
IN:输入端口。定义的通道为单向只读模式，即规定数据只能由此端口被读入实体中。
OUT:输出端口。定义通道为单向输出模式，即规定数据只能通过此端口从实体向外流出，或者可以说将实体中的数据向此端口赋值。
INOUT:双向端口。定义的通道确定为输入输出双向端口，即从端口的内部看，可以对此端口进行赋值，或者通过此端口读入外部的数据信息；而从端口的外部看，信号既可以由此端口流出，也可向此端口输入信号
BUFFER:缓冲端口。其功能与INOUT类似，区别在于当需要输入数据时，只允许内部回读输出信号，即允许反馈。如计数器设计，可将计数器输出的计数信号回读，以作为下一计数值的初值。与INOUT模式相比，BUFFER回读信号不是由外部输入的，而是内部产生、向外输出的信号。

结构体

结构体描述设计实体的内部结构和外部端口间的逻辑关系
结构体的组成成分是：对数据类型、常数、信号、子程序和元件等元素的说明部分。描述实体逻辑行为的，以各种不同的描述风格表达的功能描述语句。以元件例化语句为特征的外部元