底部检测的do...while循环

底部检测的do…while循环

1、while循环可能从未执行
while循环有可能根本没有执行过。当执行流首次执行到循环的开头,控制值就为假的时候就会发生这种情况。
为了保证循环的每个输出都与循环的输入变量保持一致,使用这种在开头检测的while循环需要在循环之前增加代码。

always_comb
beginif(addr < 128 || addr >255)begindone = 0;outofBound = 1;out = mem[128];endelse while(addr >= 128 && addr <= 255)beginif(addr == 128)begindone = 1;outofBound=0;endelsebegindone = 0;outofBound =0;endout=mem[addr];addr -=1;end
end

2、do…while循环至少执行一次

do...while循环的基本语法如下:
do<语句或语句块>
while(<条件>);
always_comb
begin
do beigndone = 0;outofBound =0;out=mem[addr];if(addr < 128 || addr >255)beginoutofBound = 1;out = mem[128];endelse	if(addr == 128)begindone = 1;addr -=1;endwhile(addr >= 128 && addr <= 255);
end

3、foreach数组循环结构
SystemVerilog增加了foreach循环,它可用来对一维和多维数组的元素进行迭代,而不必指定数组每个维度的尺寸。
新的跳转语句–break、continue、return
4、disable语句即可用作继续执行也可用于使执行过程停止。

//在一定范围的位中找到第一个值为1的
always@*
beginbegin:loopinteger i;first_bit =0;for(i=0;i<=63;i=i+1)begin:passif(i < start_range)disable pass;//继续循环if(i>end_range)disable loop;//跳出循环if(data[i])beginfirst_bit = i;disable loop;//跳出循环endend//一次循环结束
end//整个循环结束
...//根据第一个1的位置左数据处理
end

disable语句还可以用作返回语句
disable语句还可以使任务的所有语句全部执行完之前提前从任务中返回。

task add_uo_to_max(input [5:0] max,output[63:0] result
);
integer i;
beginresult = 1;if(max ==0)disable add_up_to_max;//退出任务for(i=1;i<=63;i=i+1)beginresult =result + result;if(i == max)disable add_up_to_max;//退出任务end
end
endtask

另外,也可以使用disable语句来外部禁止一个并发进程或任务的执行,只是这种外部的disable语句是不可综合的。
5、continue语句
使用continue语句不需要在代码中增加begin…end命名块

logic [15:0] array[0:255];
always_comb
beginfor(int i=0;i<=255;i++)begin:loopif(array[i]==0)continue;//跳过空元素transform_function(array[i]);end//循环结束
end

6、break语句
break语句会立即中止循环的执行。除非过程块的执行流再一次到达这个循环语句的开头,否则循环不会再次执行。

//在一定范围的位中找到第一个值为1的位
always_comb
beginfirst_bit =0;for(int i=0;i<=63;i=i+1)beginif(i<start_range) continue;if(i>end_range) break;//跳出循环if(data[i])beginfirst_bit = i;break;//跳出循环endend//整个循环结束....//根据第一个1的位置情况做数据处理
end

不用break跳出case语句(相当于C语言的swict语句)。case语句在分支执行结束后就会自动退出,不需要执行break。
7、return语句
return语句,用来从非空函数返回或从空函数或任务中跳出。return语句可以在任务或函数执行流的任意时间执行,执行后立即从任务或函数中退出,无需到达任务或函数的结尾。

task add_up_to_max(input [5:0] max,output [63:0] result
);
result = 1;
if(max=0) return;//退出任务
for(int i=1;i<=63;i=i+1)
beginresult = result + result;if(i==max) result;//退出任务
end
endtask

return语句可以用来函数或任务中提前退出。
注意:在任务或空函数中,关键字return后面不能有表达式,而在非空函数中return后面一定要有表达式。

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.mzph.cn/news/243252.shtml

如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈email:809451989@qq.com,一经查实,立即删除!

相关文章

模拟集成电路的经典教材

1.《Analysis and design of analog integrated circuits》, P.R. Gray, P.J. Hurst, Lewis and R.G.Meyer. 4TH. 这是模拟设计的最经典的教材。以前的版本主要是双极型晶体管设计&#xff0c;第4版增加了许多CMOS的内容。这本书推导分析非常详细&#xff0c;但对新手也许内容太…

[转]毕业5年决定你的命运 --------值得所有不甘平庸的人看看

正如"打工皇帝"唐骏说&#xff1a;"我觉得有两种人不要跟别人争利益和价值回报。第一种人就是刚刚进入企业的人&#xff0c;头5年千万不要说你能不能多给我一点儿工资&#xff0c;最重要的是能在企业里学到什么&#xff0c;对发展是不是有利……" 人…

改进的块名

改进的块名 代码中可包括多个嵌套begin…end块 命名的end可以和命名的begin配对 如果想在一个块的结尾指明它的名称&#xff0c;可以在关键字end后面加上:<名称>。在冒号的前后允许有空格&#xff0c;但不是必须的。 begin:<块名> ... end:<块名>这个跟着e…

verilog小结

1B4AAP346HJXSA9EWKU942M82是看一份资料小结的&#xff0c;图传不上来&#xff0c;以后能有个人空间了再传吧&#xff0c;&#xff08;北航夏宇闻的书不错&#xff09;。一&#xff1a;基本Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire&#xff0c;而寄存器可…

google G1,G2,G3比较(YY)

其实G1,G2,G3的主要不同点有以下几个&#xff1a; 1、CPUG1,G2都是Qualcomm MSM7201A 528 MHzG3是Qualcomm MSM7200A 528 MHz 应该说7201A出的时间比7200要晚一些&#xff0c;主频一样&#xff0c;可是功能上略低于7200&#xff08;执行效率是一样的&#xff09;根…

天才静之

木心说&#xff1a;“最高一层天才&#xff0c;是早熟而晚成的。”我一直认为静之就是一个天才。天才不同于才子&#xff0c;才子早熟&#xff0c;但往往短命&#xff0c;而静之却常胜不衰&#xff0c;愈“老”弥坚。 从诗歌、散文到小说&#xff0c;从电视剧、电影再到话剧、歌…

改进的case语句

改进的case语句 SystemVerilog为case、casex和casez的判断提供了专门的unique和priority修饰符。这些修饰需放在关键字case、casex和casez前面。 unique case(<case_expression>)...//条件选项 endcasepriority case(<case_expression>)...//条件选项 endcase1、…

verilog经验谈

规范很重要工作过的朋友肯定知道&#xff0c;公司里是很强调规范的&#xff0c;特别是对于大的设计&#xff08;无论软件还是硬件&#xff09;&#xff0c;不按照规范走几乎是不可实现的。逻辑设计也是这样&#xff1a;如果不按规范做的话&#xff0c;过一个月后调试时发现有错…

priority case语句

priority case语句 一个priority case可能具有多个条件选项匹配 priority case语句指定&#xff1a; 至少有一个条件选项的值与条件表达式匹配如果有多个条件选项的值与条件表达式匹配&#xff0c;必须执行第一个匹配分支 修饰符priority表示设计者认为两个或多个条件选择表…

Windows Mobile logo测试介绍

首先声明本文转自&#xff1a;http://softtest.chinaitlab.com/sji/744369.html 一、Windows Mobile简介 Windows Mobile是微软主要针对手机市场而推出的一种操作系统&#xff0c;改系统和Nokia Sybian系统一样把手机推向了智能化。丰富的功能以及强大的品牌优势让这一系统逐渐…

Scroll Dialog

类似CScrollView的CDialog类 http://download.csdn.net/detail/hemmingway/7119551

“象征界”的奇观:刘天怜花鸟工笔作品印象

有人说&#xff1a;“创新”是西洋画的基调&#xff0c;中国画的焦点是“承传”。就是说&#xff0c;西画必须花样翻新&#xff0c;挑战前人&#xff0c;甚至要推倒重来&#xff0c;唯此才可能在艺术史上占有一席之地&#xff1b;中国画强调以古人为师&#xff0c;重视师徒之间…

改进的if...else判断语句

改进的if…else判断语句 SystemVerilog的判断修饰符unique和priority可以和if…else一起使用。使用这些修饰符不仅可以减少此类判断语句的不确定性&#xff0c;还可以在建模早期发现潜在的设计错误。 1、unique if…else判断语句 unique if…else可以并行求值 修饰符unique表示…

FPGA的IP核

http://blog.sina.com.cn/s/blog_5f6fcfce01012w4g.html IP核概述 利用IP核设计 电子系统 &#xff0c;引用方便&#xff0c;修改基本元件的功能容易。具有复杂功能和商业价值的IP核一般具有知识产权&#xff0c;尽管IP核的市场活动还不规范&#xff0c;但是仍有许多 集成电路…

亚马逊正式发布关系型数据库Amazon Aurora

在去年的AWS re:Invent大会上&#xff0c;亚马逊宣布了Amazon Aurora。Aurora是一个关系型数据库&#xff0c;可以跨3个可用区域复制6份数据&#xff0c;其设计目标是提供高性能和高可用性&#xff08;99.99%&#xff09;&#xff0c;并且存储可以轻松高效地扩展到64TB。近日&a…

刘小东的“空城记”

刘小东的“空城记” 。从“三峡移民”到“金城小子”&#xff0c;从“温床”&#xff0c;再到"新疆和田 ”,今天&#xff0c;刘小东又把“鄂尔多斯” 纳入自己介入现实的创作计划。鄂尔多斯&#xff0c;一个中国曾经最贫瘠的所在&#xff0c;因为矿产开发&#xff0c;迅…

鼠标键盘驱动分析

link: http://blog.21ic.com/user1/5585/archives/2009/59432.html

有限状态机建模

有限状态机建模 1、使用枚举类型建立状态机模型 枚举类型有固定的数值 枚举类型提供了一种定义一个具有有限合法数值集合的变量的方法。数值是用标签而不是数字逻辑值表示的。 枚举类型支持抽象FSM类型 枚举类型支持更高抽象层次的建模&#xff0c;并且能描述精确的、可综合的…

时钟周期及秒(s) 毫秒(ms) 微秒(μs) 纳秒(ns) 皮秒(ps)之间转换

1秒1000毫秒(ms) 1毫秒1&#xff0f;1,000秒(s) 1秒1,000,000 微秒(μs) 1微秒1&#xff0f;1,000,000秒(s) 1秒1,000,000,000 纳秒(ns) 1纳秒1&#xff0f;1,000,000,000秒(s) 1秒1,000,000,000,000 皮秒(ps) 1皮秒1&#xff0f;1,000,000,000,000秒(s)

聆听南音

北京。半木空间。聆听南音古曲。 南音亦称弦管、南乐。起于晋唐&#xff0c;盛于南宋&#xff0c;至今流传于泉州闽南地区。被誉为“中国音乐史上的活化石” 。今晚&#xff0c;南音传人蔡雅艺率三位南音大师现场演出、宣讲并与"半木"品牌创始人吕永中先生对话交流…