重庆高端网站设计,自建网站公司,西安网络优化哪家好,上海网站营在ADS中#xff0c;信号上升时间为信号从0#xff5e;100#xff05;所用的时间#xff0c;而实际上定义的上升边均为10#xff05;#xff5e;90#xff05;#xff0c;所以可以认为上升边#xff1d;0.8*ADS设置上升时间。 一、终端开路及短路的反射信号 1.仿真条…在ADS中信号上升时间为信号从0100所用的时间而实际上定义的上升边均为1090所以可以认为上升边0.8*ADS设置上升时间。 一、终端开路及短路的反射信号 1.仿真条件 驱动器阶跃电源VtStep上升时间1ns幅值为1V 传输线特性阻抗为50Ohm 时域扫描结束时间60ns步长0.01ns 图1.1传输线仿真模型 传输线仿真模型如图1.1所示分别在负载为1KOhm开路0.01Ohm短路50Ohm阻抗匹配情况下仿真传输线远端的电压。 2.仿真结果 图1.2负载为1KOhm开路 图1.3负载为0.01Ohm短路 图1.4负载为50Ohm阻抗匹配 从以上三图中可以看出当负载开路时输出电压振铃噪声峰值接近2V1KOhm非完全开路最终趋于1V负载为0.01Ohm接近短路时输出电压为0V负载为50Ohm阻抗匹配时输出电压接近1V且没有反射电压故没有振铃噪声。实验现象符合传输系数和反射系数p的定义。 二、多长需要端接 1.仿真条件 驱动器阶跃电源VtStep上升时间1ns幅值为1V 驱动器内阻10Ohm 时域扫描结束时间60ns步长0.01ns 终端负载输入电阻可看作开路 图2.1仿真模型 2.仿真结果 图2.2传输线时延1.2ns的信号波形 图2.3传输线时延0.2ns的信号波形 图2.4传输线时延0.1ns的信号波形 当驱动器具有内阻时使用如图2.1的模型进行仿真将传输线的时延设定为1.2ns、0.2ns和0.1ns分别仿真终端输出电压如图2.2图2.4所示可以看出时延为1.2ns时振铃噪声相当严重当传输线时延为0.2ns和0.1ns时可以看出振铃噪声较小。 本次仿真中上升时间为1ns那么信号的1090上升边为0.8ns可以看出当传输线延时为0.2ns时振铃噪声峰值已经超过了0.1V稳态的10如果延时再增大就会出现信号完整性问题。那么这就验证了一条经验法则当传输线时延超过上升边的20时振铃噪声有可能会引起问题。 因为在FR4中信号传播速度约为6ins所以无终端端接传输线的最大长度Lenmax6ins0.2ns1.2in则有经验公式2-1 LenmaxRT  (2-1) 其中Lenmax为无终端端接传输线的最大长度RT为上升边。 综上为了保证信号的传输质量当传输线时延超过上升边的20时需要进行端接。 三、点到点拓扑的通用端策略 1.仿真验证 驱动器阶跃电源VtStep上升时间1ns幅值为1V 驱动器内阻10Ohm 时域扫描结束时间60ns步长0.01ns 终端负载输入电阻可看作开路 图3.1无端接系统模型 图3.2传输线时延1.2ns的信号波形 当传输线时延为1.2ns时无端接系统的远端信号波形如图3.2所示可见振铃噪声较大需要进行端接优化。振铃是由源端和远端的阻抗突变两端之间不断往复的多次反射引起的所以如果能至少在一段消除反射就可以减小振铃。 2.源端串联端接 2.1原理简述 源端串联端接系统模型如图3.3所示源端串联端接为在驱动器与传输线中间串接电阻进行阻抗匹配其中端接电阻与驱动器内阻之和应该与传输线特性阻抗相等。 2.2仿真条件 驱动器阶跃电源VtStep上升时间1ns幅值为1V 驱动器内阻10Ohm 时域扫描结束时间60ns步长0.01ns 终端负载输入电阻可看作开路 源端端接电阻为40Ohm 图3.3源端串联端接系统模型 2.3仿真结果 传输线前端和后端的信号如图3.4和图3.5所示图3.4中值得注意的是源端电压呈台阶形状这是源端串联端接的一个特点且传输线往返时间越长台阶形状就越长。在图3.5中可以看出源端串联端接基本消除了传输信号中的振铃噪声源端串联端接不改变驱动器的驱动能力信号不损耗是最常用的端接方式。 图3.4传输线前端信号 图3.5传输线后端信号 3远端并联端接 3.1原理简述 远端并联端接系统模型如图3.6所示远端并联端接为在传输线后端并接电阻进行阻抗匹配以消除振铃。 3.2仿真条件 驱动器阶跃电源VtStep上升时间1ns幅值为1V; 驱动器内阻10Ohm; 时域扫描结束时间60ns步长0.01ns; 终端负载输入电阻可看作开路;并联端接电阻R8为50Ohm 图3.6远端并联端接系统模型 3.3仿真结果 传输线前端和后端的信号如图3.7和图3.8所示在图3.8中可以看出远端并联端接基本消除了传输信号中的振铃噪声由于分压和损耗远端信号电压约为0.833V相对于电源电压下降较多使系统的驱动能力有所下降驱动性能不如串联端接。远端并联端接的特点为会使驱动器的驱动能力下降并联端接电阻消耗能量因此不常用 图3.7传输线前端信号 图3.8传输线后端信号 4.远端戴维南端接 4.1原理简述 远端戴维南端接系统模型如图3.9所示远端戴维南端接为在远端传输线后端并联直流源和电阻来拉高驱动能力在保证系统驱动能力的同时消除振铃。 4.2仿真条件 驱动器阶跃电源VtStep上升时间1ns幅值为1V 驱动器内阻10Ohm 时域扫描结束时间60ns步长0.01ns 终端负载输入电阻可看作开路 远端并联1.6V直流电压源 经调试得出上拉电阻R9为80Ohm下拉电阻R10为1300hm。 图3.9远端并联端接系统模型 4.3仿真结果 传输线前端和后端的信号如图3.10和图3.11所示在图3.11中可以看出远端戴维南端接基本消除了传输信号中的振铃噪声由于有1.6V直流源存在远端信号电压为1V驱动能力强于远端并联端接且具有并联端接消除振铃优点。 图3.10传输线前端信号 图3.11传输线后端信号 5.远端RC端接 5.1原理简述 远端RC端接系统模型如图3.6所示远端RC端接即为在传输线后端并接电阻和电容以消除振铃。其中端接电阻一般与传输线特性阻抗相等电容值非常小200pF-600pF 5.2仿真条件 驱动器阶跃电源VtStep上升时间1ns幅值为1V 驱动器内阻10Ohm 时域扫描结束时间60ns步长0.01ns 终端负载输入电阻可看作开路 经调试计算求得并联电阻R9为50Ohm电容C1为130pF。 图3.12远端RC端接系统模型 5.3仿真结果 传输线前端和后端的信号如图3.13和图3.14所示在图3.14中可以看出远端RC端接基本消除了传输信号中的振铃噪声远端信号电压约为1V。远端RC端接的特点为可以减小高频反射低频和直流损耗小但是会减慢高速信号的速度图3.14中上升边变长。 图3.13传输线前端信号 图3.14传输线后端信号 四、短串联传输线的反射 1.原理简述 由反射系数p的定义可知在一段均匀传输线中间某部分传输线的阻抗发生突变时必然会产生反射信号并影响传输信号。 短串联传输线的系统模型如图4.1所示可以看见图中有三段传输线TLD1、TLD2、TLD3其中TLD1、TLD3均为特性阻抗为50Ohm时延为1ns的传输线接下来将改变TLD2的特性阻抗和时延来模拟传输线的电气突变从而研究传输线特性阻抗突变对传输信号的影响。 2.仿真条件 驱动器阶跃电源VtStep上升时间1ns幅值为1V 驱动器内阻10Ohm 源端串联电阻40Ohm 时域扫描结束时间60ns步长0.01ns TLD1、TLD3均为特性阻抗为50Ohm时延为1ns的传输线 终端负载输入电阻可看作开路 图4.1远端RC端接系统模型 3.仿真结果 当TLD2的时延为1ns特性阻抗分别为25Ohm、50Ohm、75Ohm时因为时延为1ns可以认为传输线上的这段电气上的突变是较长且均匀的传输线上的反射信号和传输信号如图4.2所示 图4.2传输线上的传输信号和反射信号时延1ns 当TLD2的时延为0.1ns特性阻抗分别为25Ohm、50Ohm、75Ohm时因为时延为0.1ns为上升边的12.5可以认为传输线上的这段电气上的突变是较短的传输线上的反射信号和传输信号如图4.3所示 图4.3传输线上的传输信号左和反射信号右时延0.1ns 从图4.2中可得当时延较长时传输信号波动值较大 从图4.3中可得当时延较小时传输信号波动较小低于电压摆幅5可忽视不计从而验证了经验法则即可容许的阻抗突变最大长度 Lenmax RT (4-1) Lenmxa为阻抗突变最大长度inRT信号为上升边ns 即突变段的时延小于信号上升边的20则突变对信号质量的影响可忽略。 五、短并联传输线的反射 1.原理简述 我们常常在一段均匀传输线上接一个分支若分支很短就称为桩线。桩线通常为BGA封装过程的产物。传输线上每一个桩线将会产生反射信号其中一部分反射信号在桩线上来回振荡也有一部分信号返回源端和远端。因为反射较多这样分析桩线影响会变得很复杂。 分析桩线影响的仿真模型如图5.1所示用一段特性阻抗为50Ohm的传输线TLD4来模拟桩线分析在不同时延下桩线对传输信号的影响。 图5.1短并联传输线模型 2.仿真条件 驱动器阶跃电源VtStep上升时间1ns幅值为1V 驱动器内阻10Ohm 源端端接电阻40Ohm 时域扫描结束时间60ns步长0.01ns TLD1、TLD3均为特性阻抗为50Ohm时延为1ns的传输线 TLD2为特性阻抗为50Ohm的传输线桩线 终端负载输入电阻可看作开路 3.仿真结果 图5.3传输线上的传输信号左和反射信号右 当TLD2的时延分别为1%,204060RT时传输线上的反射信号和传输信号如图5.3所示。从图5.3的传输信号可以看出当时延在20RT以下时反射噪声电压摆幅较小其影响可以忽略而时延在20RT以上时不可忽略桩线对信号质量的影响。 六、容性终端的反射 1.原理简述 所有实际接收器都有门输入电容一般约为2pF。当信号沿传输线到达末端的理想电容器时决定反射系数的瞬时阻抗将随时间变化而变化。因为时域中电容器的阻抗为 (6-1) 所以反射系数会随时间变化此时传输线上的信号波形是由传输线的特性阻抗电容器的电容量和信号上升边决定的。容性终端的反射模型如图6.1所示观察电容C1不同取值时传输线信号的变化来研究容性终端反射的特点。 图6.1容性终端的反射模型 2.仿真条件 驱动器阶跃电源VtStep上升时间1ns幅值为1V 驱动器内阻10Ohm 源端端接电阻40Ohm 时域扫描结束时间60ns步长0.01ns TLD1为特性阻抗为50Ohm时延为1ns的传输线 终端负载输入电阻可看作开路 3.仿真结果 图6.2传输线上的反射信号左和传输信号右 当电容分别为0pF、2pF、5pF、10pF时传输线上的反射信号和传输信号如图6.2所示随着电容值的增加传输信号的上升边不断增加参照RC电路的充电特性若信号初始上升边小于RC充电时间可以得出传输信号的1090上升边主要由RC充电电路决定可以近似的认为上升边0902.2Z0C。如果信号初始上升边大于1090RC上升边时那么末端的电容器将使信号上升边累加上约等于1090RC上升边的时延。 七、走线中途容性负载的反射 1.原理简述 测试焊盘、过孔、封装引线或连接到互联中途的短桩线都起着集总电容的作用。如果在传输线中有容性负载对于远端而言容性负载所产生的带负值符号的部分信号将反射回远端。这些反射回接收器端的信号为负电压使接收端信号下降形成下冲而对传输信号造成一些影响。 传输线中突变处电容器的阻抗为 ZV/(C*dV/dt)RT/C(7-1) 可以看出当电容量越大电容阻抗就越小其造成的下冲就越大同理若信号上升边越小电容阻抗就越小下冲就越大。仿真模型如图7.1所示。 图7.1中途容性负载的反射模型 2.仿真条件 驱动器阶跃电源VtStep上升时间1ns幅值为1V 驱动器内阻10Ohm 源端端接电阻40Ohm 时域扫描结束时间60ns步长0.01ns TLD1、TLD2特性阻抗均为50Ohm时延为1ns的传输线 终端负载输入电阻可看作开路。 3.仿真结果 图7.2传输线上的传输信号左和反射信号右电容值2pF 图7.2上升时间分别为0.2ns、0.4ns、0.8ns、1.6ns、3.2ns从中可以明显看出当电容值一定时信号上升边越小传输信号下冲越明显这与式7-1的结论相符。 图7.3传输线上的传输信号左和反射信号右上升边1ns 图7.3电容值为0.01pF、2pF、4pF、6pF、8pF从中可以明显看出电容值越大传输信号下冲越明显上升边时延越大这与式7-1的结论相一致当电容值大于2pF时传输信号下冲的电压摆幅超过容许范围。从而可以得出经验法则 待更新(7-2) 其中Cm为反射噪声不产生问题时可容许的最大电容量nFRT为信号上升边ns当Zo为50Ohm时其中RT单位为nsCm单位为pF Cx4RT  (7-3)