[AIGEN] - CMN‑700、CI‑700、NI‑700 的定位与关系
CMN‑700、CI‑700、NI‑700 的定位与关系
-
CMN‑700:面向基础设施/服务器的一致性网状网络(Mesh),基于 CHI 协议,可连接大量处理器核与 I/O,支持复杂的多簇、多控制器拓扑。
-
CI‑700:面向移动/客户端 SoC 的完全一致互连,基于 CMN‑700 的变体,深度优化能效与面积,并内置系统级缓存 SLC、监听过滤器 SF、MTE 标签缓存与IDM 集成设备管理等特性。
-
NI‑700:面向高带宽加速器与外设的分组化片上网络(NoC),将 AMBA CHI/AXI 事务封装为分组以减线数与拥塞,可与 CI‑700/CMN‑700 配合构建异构互连。
-
关系要点:CI‑700 与 NI‑700 同属客户端/移动优化路线,但前者负责“CPU/集群级一致性”,后者负责“非一致/加速器与外设的高效互连”;CMN‑700 则更偏“基础设施级一致性网状网络”。
核心差异对比
|
维度 |
CMN‑700 |
CI‑700 |
NI‑700 |
|---|---|---|---|
|
定位与用途 |
基础设施/服务器的一致性网状网络 |
移动/客户端的完全一致互连(DSU/集群级) |
分组化 NoC,连接加速器/外设与 SoC 其余部分 |
|
互连拓扑 |
二维网格,基于XP 交叉点;可大尺度扩展(官方资料示例至12×12) |
基于 XP 的网格,支持1×1 到 4×3;新增 XP 类型提升 IP/连接比 |
路由器+链路的分组网络,链路聚合减少布线 |
|
协议支持 |
AMBA CHI(可至 Issue E),并支持 CXL.mem 等扩展 |
ACE‑Lite/AXI 管理器/外设与CHI 内存控制器;通过 RN‑I/RNI 等桥接一致性 |
接受 CHI/AXI 事务并分组传输 |
|
系统级缓存 SLC |
— |
1–8 片,每片≤4 MiB,合计≤32 MiB;可缓存 CPU/GPU/加速器事务 |
— |
|
监听与分区 |
Snoop Filter 降低广播流量 |
Snoop Filter + MPAM 缓存分区,提升可预测性 |
— |
|
MTE 支持 |
— |
SLC 内置标签缓存,显著降低标签带宽、提升性能 |
— |
|
频率与能效 |
基础设施取向 |
高性能实现约1 GHz,可至2 GHz;SLC 可显著降低外部内存功耗 |
支持多时钟/电源域,目标现代工艺~1 GHz |
|
典型连接 |
多簇 CPU、I/O、内存控制器 |
1–8 个 DSU、≤24 个 ACE‑Lite/AXI 管理器、≤8 个内存接口、≤4 个外设 ACE‑Lite |
加速器、GPU、显示/多媒体、存储与各类外设 |
|
其他特性 |
可配多实例/大网格 |
IDM:故障检测、隔离、恢复,提升稳健性 |
线数平均减少约30%,利于物理设计与拥塞控制 |
上述规格与特性来自 Arm 对 CI‑700/NI‑700 的发布资料与对 CMN‑700 的技术综述,涵盖拓扑、协议、SLC/SF、MTE、IDM 与频率等关键点。
选型建议
-
需要在 SoC 内实现多核一致性与大系统规模(如服务器/基础设施):选用CMN‑700作为一致性骨架。
-
面向移动/客户端,要在 CPU/DSU 周围构建一致域并兼顾功耗、带宽与面积:选用CI‑700,并启用 SLC/SF/MPAM/MTE 获得更佳能效与可预测性。
-
需要将GPU/NPU/ISP/显示/存储等高带宽非一致负载高效接入 SoC:选用NI‑700做分组化互连;与 CI‑700/CMN‑700 组合可覆盖“一致域 + 非一致域”的全链路。
-
若设计包含多芯片/多硅片互联或需要 CXL.mem 等扩展能力:在一致性侧优先考虑 CMN‑700 的相关能力,再与 CI‑700/NI‑700 分层协同
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.mzph.cn/news/950467.shtml
如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈email:809451989@qq.com,一经查实,立即删除!