LVDS硬件知识

LVDS硬件知识 - 指南

1. LVDS简介

LVDS英文全称Low-Voltage Differential Signaling（低电压差分信号），是一种电平标准，常应用在大屏显示接口上。

在硬件设计这一块，常常看到xxx电平标准（比如TTL电平标准、LVTTL电平标准、CMOS电平标准、LVCMOS电平标准、LVDS电平标准等等），也常常看到xxx协议（比如USB协议、UVC协议等等），之前一直将电平标准和协议这两个概念列为类似的东西，没有加以区分，导致学习硬件知识时，在很多硬件知识点上非常懵逼。在这里谈谈自己的看法，希望能帮到大家区分这两个概念。

她认为的低（≤1.7米？），给出具体的数字，我们就认为他的身高要求向标准化进步了。就是电平标准就是定义多高的电压是逻辑高（逻辑1），多低的电压是逻辑低（逻辑0），电压多高才算逻辑高，电压多低才算逻辑低，一定得有具体数字，不能靠感觉耍嘴皮。这就像是女生对自己心仪对象的身高要求，她说，“我想要找一个个子高的，不要个子低的”，那多高才是她想要的高（≥1.8米？），多低才

而xxx协议就是定义逻辑0、1组合的含义。比方说我们定义’01010100’这个01组合，是我们自己设计的协议的数据开始信号，接收方接收到这个01组合后就要明白，发送方接下来发送的01组合是数据信号。然后我们完善自己定义的协议，什么01组合是数据结束信号、数据停止发送信号等等，等等。

综上，xxx电平标准的精髓就是定义电压多少是逻辑高，电压多少是逻辑低；xxx协议的精髓就是定义逻辑01组合的含义。

2. LVDS电平

分LVDS发送端（驱动器端）和LVDS接收端（接收器）

2.1 LVDS发送端（驱动器端）

驱动器框图如下。LVDS驱动器有一个3.5mA的恒流源，通过控制MOS管的开和关，控制电流的流向，而接收器输入阻抗非常高，所以电流几乎全部从100Ω电阻流过。在100Ω电阻上将产生3.5mA*100Ω=350mV的摆幅的电压。

驱动器端的共模电压为1.2V。在驱动器端，差分输出电压在-450mV到-250mV就认为输出了逻辑1，差分输出电压在250mV到450mV就认为输出了逻辑0。

2.2 LVDS接收端（接收器端）

如下图，IN+与IN-输入差分阻抗为100Ω。为适应共模电压宽范围内的变化，输入级还包括一个自适应电平转换电路，该电路将共模电压设置为一固定值（1.2±1V），该电路后面是一个施密特触发器。施密特触发器的输入门限具有滞回特性，触发器后级是差分放大器。

在接收端的标准是，差分输入电压小于-200mV就认为收到逻辑1，差分输入电压大于200mV就认为收到逻辑0.

会不会有这样的疑问，LVDS驱动器端差分电压输出绝对值在250mV到450mV，而接收器输入差分电压绝对值大于200mv就行？这是防止线路过程中的损耗，才在接收器端降低逻辑电平电压。

3.TV板双八接口定义

LVDS电平常应用在大屏的视频信号上，这里分享一下TV板显示屏接口，双排针，针脚间接2mm，30pin，双八线接口信号定义

Pin No.	Definition(定义)	Pin No.	Definition(定义)
1	VCC	16	RXOC-
2	VCC	17	RXO3-
3	VCC	18	RXO3+
4	GND	19	RXE0-
5	GND	20	RXE0+
6	NC	21	RXE1-
7	RXO0-	22	RXE1+
8	RXO0+	23	RXE2-
9	RXO1-	24	RXE2+
10	RXO1+	25	GND
11	RXO2-	26	GND
12	RXO2+	27	RXEC-
13	GND	28	RXEC-
14	GND	29	RXE3-
15	RXOC-	30	RXE3+