是什么？

• LVDS 全称为 Low-Voltage Differential Signaling，低电压差分信号

  • 低功耗、低误码率、低串扰和低辐射的差分信号，采用-350mV~350mV极底的电压摆幅高速差动传输数据，实现点对点或一点对多点的连接

• 由于电压幅度低，所以 LVDS 采用3.3mA 恒流模式驱动

• LVDS 协议，说的是 TIA/EIA-644 这个协议。 目前最新的协议最高可以到 3.125Gbps

---

为什么？

---

核心本质

• 就是在差分线上传定好的协议数据

---

LVDS 屏幕接口区别

6 位 8位 区别

• 6 位说的是每个基色采用 6 位，一共是 6*3=18 位 RGB 数据。 6 位接口采用 4 对差分线来传输数据， 3 对数据差分线(XOUT0+、 XOUT0-、 XOUT1+、XOUT1-、 XOUT2+、 XOUT2-)和一对时钟线(CLK+、 CLK-)
• 8 位每个基色采用 8bit，一共是 8*3=24 位 RGB 数据， 8 位接口接口采用 5 对差分线来传输数据， 4 对数据差分线(XOUT0+、 XOUT0-、 XOUT1+、 XOUT1-、 XOUT2+、 XOUT2-、 XOUT3+、XOUT3-)和一对时钟线(CLK+、 CLK-)

单路与双路区别

• 采用双路的目的就是降低时钟频率，随着屏幕分辨率和帧率的增加，像素时钟也急剧增加
• 输出的像素按顺序分为奇像素和偶像素，将所有的奇像素用一个通道来传输，所有的偶像素用另一个通道传输

LVDS 接口原理图

• LVDS_TP_RST_L 是触摸复位引脚
• LVDS_TP_INT_L 是触摸屏的中断引脚
• I2C3_SDA 和I2C3_SCL 是触摸屏的 IIC 接口

LVDS 原理

• Q1、Q2、Q3、Q4组成一个全桥开关电路，用来控制3.5mA恒流源的电流流动方向，接收器（Receiver）的同相与反相端之间并联了一个100欧姆的端接电阻，电流经过电阻再经过接收器判断就形成了高低电平

高电平“H”

• 当Q2、Q3导通而Q1、Q4截止时，恒流源电流经Q3流向接收器，并向下穿过100欧姆端接电阻再返回至驱动端，最后经Q2到地（GND），3.5mA的电流在100欧姆电阻上产生350mV的压降，此时同相端电压高于反相端电压，输出为高电平“H”

低电平“L”

• 当Q2、Q3截止而Q1、Q4导通时，恒流源电流经Q1向右流向接收器，并向上穿过100欧姆端接电阻再返回至驱动端，最后经Q4到地（GND），3.5mA的电流在100欧姆电阻上也产生350mV的压降，但此时同相端电压低于反相端电压，输出为低电平“L”

LVDS接收器与发送器简化图

LVDS 电平

VESA 和 JEIDA（日标）

• 每个像素时钟周期对应一个数据差分对通道的7bit数据，也就是串行数据速率是像素时钟Pixel Clock的7倍
• T1=T2=T3=T4=T5=T6=T7=串行数据时钟周期
• T1+T2+T3+T4+T5+T6+T7=像素时钟周期

---

文档链接说明

• 参考文档
  高速数字逻辑电平之LVDS详解，讲的很好，分享下_lvds 采集不到数据-CSDN博客

• 参考文档
  LVDS电平标准与LCD屏的LVDS数据格式-CSDN博客