VCS X-PROP建模以及在方针中的应用

VCS X-PROP建模以及在方针中的应用

       摘要：VCS X-Prop（X-Propagation）是 Synopsys VCS 仿真工具中的一种高级功能，用于增强 X 态（未知态）和 Z 态（高阻态）在 RTL 仿真中的建模和传播能力。X-Prop 建模通过更精确地模拟 X 和 Z 态的传播逻辑，帮助验证工程师发现设计中的潜在问题，如未初始化信号、亚稳态、时序问题等，从而提高仿真结果的可靠性。在 SerDes 或其他高速接口验证中，X-Prop 尤其重要，因为这些设计对信号完整性和时序要求极高。

       以下是 VCS X-Prop 建模的逻辑详细说明、其在验证中的应用场景，以及每个模型中对 X 态和 Z 态的处理方法的全面总结。

1. VCS X-Prop 建模的逻辑

       VCS X-Prop 建模通过增强 X 和 Z 态的传播规则，模拟更接近真实硬件的行为。传统的 RTL 仿真中，X 态通常表示未知值，Z 态表示高阻态，但它们的传播规则可能过于乐观或保守，导致仿真结果与实际硬件行为不一致。X-Prop 引入了更精细的传播逻辑和配置选项，以解决这些问题。

1.1 X-Prop 的基本概念

  • X 态 (Unknown State)：表示信号值未知，可能由于未初始化、亚稳态、时钟域交叉 (CDC) 或其他不确定因素引起。
  • Z 态 (High-Impedance State)：表示信号处于高阻态，通常出现在三态输出或总线竞争中。
  • X-Prop 目标：通过更精确地模拟 X 和 Z 态的传播，发现设计中的潜在问题，如未初始化的寄存器、竞争条件、时序违规等。

1.2 X-Prop 建模逻辑

       VCS X-Prop 提供了多种建模选项（称为 X-Prop Models），通过不同的传播规则处理 X 和 Z 态。以下是其核心逻辑：

  1. 增强 X 传播：
    • 在传统仿真中，X 态可能被过于乐观地解析为 0 或 1（如逻辑运算中 X & 0 = 0），导致隐藏问题。
    • X-Prop 增强了 X 态的传播，确保 X 态在逻辑运算、时序路径和条件判断中保持未知性，直到明确解析。
  2. Z 态处理：
    • Z 态在三态逻辑中表示高阻，通常不影响逻辑运算，但在总线竞争或未连接输出时可能导致问题。
    • X-Prop 模拟 Z 态的实际影响，如 Z 到 X 的转换（未连接时变为未知）。
  3. 用户可配置模型：
    • VCS 提供了多种 X-Prop 模型（如 X-OPTIMISTIC、X-PESSIMISTIC、X-REALISTIC），允许用户根据验证目标选择不同的传播规则。
    • 这些模型控制 X 和 Z 态在逻辑门、寄存器、时序检查中的行为。
  4. 时序与亚稳态建模：
    • X-Prop 可以模拟时序违规（如 Setup/Hold 违规）导致的亚稳态，生成 X 态输出。
    • 支持用户定义时序检查规则，增强对时钟域交叉 (CDC) 问题的检测。

1.3 X-Prop 模型分类

       VCS X-Prop 提供了以下常见的模型，每个模型对 X 和 Z 态的处理方式不同，适用于不同验证场景：

  • X-OPTIMISTIC (乐观模型)：倾向于将 X 态解析为确定值（如 0 或 1），适用于早期验证，减少 X 态传播的复杂性。
  • X-PESSIMISTIC (悲观模型)：倾向于保持 X 态不解析，确保发现所有潜在问题，适用于关键设计验证。
  • X-REALISTIC (现实模型)：更接近硬件行为，基于上下文决定 X 态传播，平衡乐观和悲观。
  • X-ACCURATE (精确模型)：最接近实际硬件，对 X 和 Z 态的传播进行精确建模，适用于后期验证。
  • X-TIMING (时序模型)：专注于时序路径的 X 态传播，检测时序违规和亚稳态。

2. X-Prop 在验证中的应用场景

X-Prop 在 SerDes 和其他高速接口验证中有着广泛的应用，尤其是在以下场景中能够显著提高验证质量：

2.1 未初始化信号检测

  • 场景：SerDes 设计中，寄存器或状态机可能未正确初始化，导致未知状态 (X) 传播。
  • 应用：X-Prop 悲观模型可以保持 X 态传播，检测未初始化信号对下游逻辑的影响，帮助发现潜在的硬件启动问题。

2.2 亚稳态和时钟域交叉 (CDC) 验证

  • 场景：SerDes 设计涉及多时钟域（如发送和接收时钟），可能引发亚稳态问题。
  • 应用：X-Prop 时序模型可以模拟时序违规导致的 X 态，验证同步器设计是否有效，检测 CDC 问题。

2.3 时序约束验证

  • 场景：SerDes 设计对时序要求严格，如数据采样和时钟恢复的 Setup/Hold 时间。
  • 应用：X-Prop 可以注入 X 态到关键路径，验证时序违规的影响，确保设计满足时序约束。

2.4 三态逻辑和总线竞争验证

  • 场景：SerDes 设计中可能使用三态输出或共享总线，可能出现 Z 态或竞争。
  • 应用：X-Prop 精确模型可以模拟 Z 态到 X 态的转换，检测总线竞争或未连接输出导致的问题。

2.5 错误传播和恢复验证

  • 场景：SerDes 设计中的错误检测和纠正机制（如 FEC）可能受 X 态影响。
  • 应用：X-Prop 悲观模型可以模拟错误条件下的 X 态传播，验证错误处理逻辑是否正确。

2.6 低功耗模式验证

  • 场景：SerDes 支持低功耗模式，可能涉及信号未定义状态。
  • 应用：X-Prop 可以模拟进入/退出低功耗模式时的 X 态，验证状态转换和数据完整性。

2.7 协议状态机验证

  • 场景：SerDes 设计中的状态机（如 LTSSM）可能因未定义输入进入未知状态。
  • 应用：X-Prop 现实模型可以保持 X 态传播，验证状态机在所有输入条件下的行为，防止死锁或非法状态。

3. 每个 X-Prop 模型对 X 态和 Z 态的处理方法

       VCS X-Prop 提供了多种模型，每种模型对 X 态和 Z 态的处理方式不同，适用于不同验证阶段和目标。以下是每种模型的详细处理方法总结：

3.1 X-OPTIMISTIC (乐观模型)

  • X 态处理：
    • 倾向于将 X 态解析为确定值（如 0 或 1），减少 X 态传播。
    • 在逻辑运算中，X 态可能被视为最可能的值（如 X & 0 = 0）。
    • 对于未初始化的寄存器，可能会假设默认值（如 0），而不是保持 X。
  • Z 态处理：
    • Z 态通常被解析为 X 态，然后进一步简化为 0 或 1。
    • 在三态逻辑中，Z 态可能被忽略，认为不影响结果。
  • 适用场景：早期验证阶段，快速仿真，减少 X 态导致的复杂性。
  • 限制：可能隐藏未初始化或亚稳态问题，验证结果过于乐观。

3.2 X-PESSIMISTIC (悲观模型)

  • X 态处理：
    • 倾向于保持 X 态不解析，确保 X 态传播到下游逻辑。
    • 在逻辑运算中，X 态通常导致结果为 X（如 X & 0 = X）。
    • 对于未初始化的寄存器，始终保持 X 态，直到明确赋值。
  • Z 态处理：
    • Z 态通常转换为 X 态，并保持传播，不假设任何确定值。
    • 在三态逻辑中，Z 态会导致输出为 X，反映未知影响。
  • 适用场景：关键模块验证，发现所有潜在问题，确保无隐藏错误。
  • 限制：可能导致仿真过于保守，大量 X 态传播增加分析难度。

3.3 X-REALISTIC (现实模型)

  • X 态处理：
    • 基于上下文决定 X 态传播，部分情况下解析为确定值，部分情况下保持 X。
    • 在逻辑运算中，根据硬件行为模拟 X 态（如 X 在关键路径保持，次要路径解析）。
    • 对于未初始化寄存器，根据时序和上下文可能保持 X 或解析。
  • Z 态处理：
    • Z 态在三态逻辑中根据上下文转换为 X 或忽略，接近硬件行为。
    • 在总线竞争中，Z 态可能导致 X 态传播。
  • 适用场景：平衡验证阶段，模拟接近实际硬件行为。
  • 限制：需要仔细配置上下文规则，可能不如悲观模型全面。

3.4 X-ACCURATE (精确模型)

  • X 态处理：
    • 最接近硬件行为，精确模拟 X 态在每个逻辑单元的传播。
    • 在逻辑运算中，严格按照硬件三值逻辑处理 X 态（如 X & X = X）。
    • 对于未初始化寄存器，始终保持 X 态，直到硬件明确赋值。
  • Z 态处理：
    • Z 态在三态逻辑中精确模拟，可能转换为 X 或保持 Z，取决于硬件设计。
    • 在总线竞争或未连接输出中，严格反映 Z 态影响。
  • 适用场景：后期验证，确保仿真与硬件一致。
  • 限制：仿真复杂性和时间开销高，可能不适合早期验证。

3.5 X-TIMING (时序模型)

  • X 态处理：
    • 专注于时序路径的 X 态传播，模拟时序违规导致的亚稳态。
    • 对于时序关键路径（如 Setup/Hold 违规），生成 X 态并传播。
    • 对于非时序路径，X 态可能被解析以减少复杂性。
  • Z 态处理：
    • Z 态在时序路径中可能转换为 X，反映时序不确定性。
    • 非时序路径中的 Z 态通常被忽略或简化为 X。
  • 适用场景：时序验证，检测亚稳态和 CDC 问题。
  • 限制：侧重时序，功能验证可能不全面。

4. 代码示例：使用 VCS X-Prop 验证 SerDes 设计

以下是一个简化的 SerDes 设计验证示例，展示如何在 VCS 中启用 X-Prop 功能，并配置不同模型。假设验证目标是一个简单的 SerDes 数据接收模块，关注未初始化信号和时序问题。

4.1 设计代码 (RTL)

以下是一个简化的 SerDes 接收模块，可能存在未初始化问题。

module serdes_rx (input logic clk,input logic rst_n,input logic serial_in, // 串行输入output logic [7:0] parallel_out, // 并行输出output logic data_valid
);reg [7:0] shift_reg; // 移位寄存器，未初始化可能导致 X 态reg [2:0] bit_cnt;   // 位计数器reg valid_reg;always @(posedge clk or negedge rst_n) beginif (!rst_n) beginbit_cnt <= 0;valid_reg <= 0;end else beginshift_reg <= {shift_reg[6:0], serial_in}; // 移位操作if (bit_cnt == 7) beginbit_cnt <= 0;valid_reg <= 1;end else beginbit_cnt <= bit_cnt + 1;valid_reg <= 0;endendendassign parallel_out = shift_reg;assign data_valid = valid_reg;
endmodule

4.2 UVM 环境代码 (Monitor 和 Test)

以下是一个简化的 UVM Monitor，用于捕获数据并检查 X 态影响。

class SerDesRxMonitor extends uvm_monitor;`uvm_component_utils(SerDesRxMonitor)uvm_analysis_port #(bit [7:0]) ap;virtual serdes_if vif; // 假设接口定义function new(string name, uvm_component parent);super.new(name, parent);ap = new("ap", this);endfunctiontask run_phase(uvm_phase phase);super.run_phase(phase);forever begin@(posedge vif.clk);if (vif.data_valid) beginbit [7:0] data = vif.parallel_out;ap.write(data); // 广播数据`uvm_info(get_type_name(), $sformatf("Captured data: 0x%h", data), UVM_LOW)// 检查是否存在 X 态if ($isunknown(data)) begin`uvm_error(get_type_name(), "X state detected in parallel_out")endendendendtask
endclassclass SerDesRxTest extends uvm_test;`uvm_component_utils(SerDesRxTest)SerDesRxMonitor monitor;function new(string name, uvm_component parent);super.new(name, parent);endfunctionfunction void build_phase(uvm_phase phase);super.build_phase(phase);monitor = SerDesRxMonitor::type_id::create("monitor", this);endfunctiontask run_phase(uvm_phase phase);super.run_phase(phase);phase.raise_objection(this);#1ms; // 运行一段时间phase.drop_objection(this);endtask
endclass

4.3 VCS 编译和运行命令 (启用 X-Prop)

       以下是使用 VCS 编译和运行仿真，启用 X-Prop 功能的命令。假设使用不同的 X-Prop 模型。

  • 编译命令（启用 X-Prop，指定模型为 X-PESSIMISTIC）：

    vcs -sverilog -f file_list.f -ntb_opts uvm -debug_access+all -xprop=X-PESSIMISTIC -lca -kdb

    其中：

    • -xprop=X-PESSIMISTIC：启用 X-Prop 功能，选择悲观模型。
    • -debug_access+all：启用信号访问，便于调试 X 态。
    • -lca 和 -kdb：支持覆盖率和调试数据库。

  • 运行命令：

    ./simv +UVM_TESTNAME=SerDesRxTest

  • 其他模型的编译命令（示例）：

    • 使用 X-OPTIMISTIC 模型： 
      vcs -sverilog -f file_list.f -ntb_opts uvm -debug_access+all -xprop=X-OPTIMISTIC -lca -kdb
    • 使用 X-TIMING 模型： 
      vcs -sverilog -f file_list.f -ntb_opts uvm -debug_access+all -xprop=X-TIMING -lca -kdb

4.4 运行结果分析

  • X-PESSIMISTIC 模型：如果 shift_reg 未初始化，仿真会显示 parallel_out 为 X 态，Monitor 会报告错误，提示未初始化问题。 
    UVM_ERROR: X state detected in parallel_out
  • X-OPTIMISTIC 模型：可能将 shift_reg 的 X 态解析为 0，隐藏未初始化问题，仿真不报错。
  • X-TIMING 模型：如果有 Setup/Hold 违规，可能会在时序路径上生成 X 态，提示时序问题。

4.5 代码说明

  • DUT (serdes_rx)：一个简化的 SerDes 接收模块，shift_reg 未初始化，可能导致 X 态传播。
  • SerDesRxMonitor：监控 DUT 输出，检查是否存在 X 态，报告错误。
  • VCS X-Prop 配置：通过 -xprop 选项选择不同模型，控制 X 态和 Z 态的传播行为。
  • 结果分析：根据不同模型，仿真结果反映不同程度的 X 态传播，帮助发现未初始化或时序问题。

5. 总结

VCS X-Prop 建模逻辑

  • 核心目标：增强 X 态和 Z 态的传播建模，发现设计中的潜在问题。
  • 模型分类：
    • X-OPTIMISTIC：乐观解析 X/Z 态，减少复杂性。
    • X-PESSIMISTIC：悲观保持 X/Z 态，确保发现问题。
    • X-REALISTIC：基于上下文模拟，接近硬件行为。
    • X-ACCURATE：精确模拟，适用于后期验证。
    • X-TIMING：专注于时序路径，检测亚稳态。

应用场景

  • 未初始化信号、亚稳态、时序约束、三态逻辑、错误传播、低功耗模式和协议状态机验证。
X 和 Z 态处理方法
  • 每种模型对 X 和 Z 态的处理从乐观到悲观、从功能到时序，适用于不同验证阶段和目标。
  • 悲观模型确保发现问题，乐观模型加速早期仿真，时序模型聚焦亚稳态。

代码示例

  • 提供了 SerDes 接收模块的验证代码，展示了如何在 VCS 中启用 X-Prop，并根据不同模型分析 X 态传播影响。

       通过 VCS X-Prop 建模，你可以在 SerDes 验证中更精确地模拟硬件行为，发现隐藏问题，提高设计可靠性。如果有具体的 SerDes 验证场景或 X-Prop 配置需求，可以提供更多细节，我会进一步优化方案。

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.mzph.cn/pingmian/80793.shtml

如若内容造成侵权/违法违规/事实不符，请联系多彩编程网进行投诉反馈email:809451989@qq.com，一经查实，立即删除！

相关文章

HPE ProLiant DL360 Gen11 服务器，配置 RAID 5 教程！

HPE ProLiant DL360 Gen11 服务器，配置 RAID 5 教程！

今天的任务&#xff0c;是帮客户的一台HPE ProLiant DL360 Gen11 服务器&#xff0c;配置RAID 5。依然是按照我的个人传统习惯&#xff0c;顺便做一个教程&#xff0c;分享给有需要的粉丝们。如果你在实际操作中&#xff0c;遇到了什么问题&#xff0c;欢迎在评论区留言&#x…
阅读更多...
PyTorch深度神经网络（前馈、卷积神经网络）

PyTorch深度神经网络（前馈、卷积神经网络）

文章目录 神经网络概述神经元模型多层感知机前馈神经网络网络拓扑结构数学表示基本传播公式符号说明整体函数视角 卷积神经网络卷积神经网络发展简史第一代&#xff08;1943-1980&#xff09;第二代&#xff08;1985-2006&#xff09;第三代&#xff08;2006-至今&#xff09;快…
阅读更多...
三轴云台之控制算法协同技术篇

三轴云台之控制算法协同技术篇

三轴云台的控制算法协同技术是确保云台在复杂动态环境下实现高精度、高稳定性运动控制的核心&#xff0c;其技术体系涵盖多传感器融合、多算法协同以及多目标优化三个关键维度。以下从技术架构与实现路径展开分析&#xff1a; 一、多传感器融合&#xff1a;构建环境感知基础 三…
阅读更多...
Adobe DC 2025安装教程

Adobe DC 2025安装教程

一.软件下载 点此下载 二.软件安装
阅读更多...
[Java实战]Spring Boot 整合 Freemarker (十一)

[Java实战]Spring Boot 整合 Freemarker (十一)

[Java实战]Spring Boot 整合 Freemarker (十一) 引言 Apache FreeMarker 作为一款高性能的模板引擎&#xff0c;凭借其简洁语法、卓越性能和灵活扩展性&#xff0c;在 Java Web 开发中占据重要地位。结合 Spring Boot 的自动化配置能力&#xff0c;开发者能快速构建动态页面、…
阅读更多...
DeepSeek：开启能源领域智能化变革新时代

DeepSeek：开启能源领域智能化变革新时代

目录 一、DeepSeek 与能源领域变革的邂逅1.1 DeepSeek 在人工智能领域的地位与特点1.2 能源行业面临的挑战与变革需求1.3 DeepSeek 在能源领域应用的重要性和意义 二、能源政策解读与科普新助手2.1 能源政策解读的深度变革2.2 能源科普的创新使者 三、能源项目可行性分析新利器…
阅读更多...
uniapp设置 overflow：auto；右边不显示滚动条的问题

uniapp设置 overflow：auto；右边不显示滚动条的问题

设置了overflow&#xff1a;auto;或者其它overflow的属性不显示滚动条是因为在uniapp中默认隐藏了滚动条 解决方法&#xff1a; //强制显示滚动条 ::-webkit-scrollbar {width: 8px !important;background: #ccc !important;display: block !important;}//设置滚动条颜色.cu-…
阅读更多...
hyper-v安装ubuntu后时磁盘空间扩容

hyper-v安装ubuntu后时磁盘空间扩容

使用hyper-v创建虚拟机Ubuntu 22.04&#xff0c;直接使用的是磁盘镜像&#xff0c;原磁盘空间只有12GB&#xff0c;明显不够用呀&#xff0c;现在想要扩展到50GB&#xff0c;准备开始。 1、先关闭Ubuntu&#xff0c;再hyper-v管理器中调整磁盘容量到50GB 2、进入虚拟机 3、准备…
阅读更多...
Prometheus 的介绍与部署（入门）

Prometheus 的介绍与部署（入门）

一、什么是Prometheus&#xff1b; 1.介绍 Prometheus 是一个功能强大的监控工具&#xff0c;适用于各种环境。通过简单的安装和配置&#xff0c;可以快速实现对系统和服务的监控。无论是单机环境、容器化环境还是 Kubernetes 集群&#xff0c;Prometheus 都能提供灵活…
阅读更多...
Angular 知识框架

Angular 知识框架

一、Angular 基础 1. Angular 简介 Angular 是什么&#xff1f; 基于 TypeScript 的前端框架&#xff08;Google 维护&#xff09;。 适用于构建单页应用&#xff08;SPA&#xff09;。 核心特性 组件化架构 双向数据绑定 依赖注入&#xff08;DI&#xff09; 模块化设计…
阅读更多...
注解和 XML 两种方式有什么区别？

注解和 XML 两种方式有什么区别？

注解和 XML 是两种常见的配置方式&#xff08;尤其在 Java 开发中&#xff0c;如 Spring 框架&#xff09;&#xff0c;它们的主要区别体现在配置方式、代码耦合性、可读性、维护性等方面。以下是两者的对比&#xff1a; 1. 配置方式 注解&#xff08;Annotation&#xff09; 在…
阅读更多...
Python爬虫实战：研究拦截器，实现逆向解密

Python爬虫实战：研究拦截器，实现逆向解密

1. 案例背景与研究目标 1.1 研究背景 在数字化时代，网络数据成为重要资源。许多网站通过加密技术保护数据传输，如电商平台的价格信息常以加密形式存在。爬虫技术与逆向工程的结合，为合法获取和分析此类数据提供了解决方案。 1.2 研究目标 开发完整的 Python 爬虫系统，实现…
阅读更多...
Math工具类全面指南

Math工具类全面指南

Math工具类全面指南 前言一、Math 类的基础特性1.1 类的声明与常量1.2 数据类型支持 二、基础算术运算2.1 绝对值运算2.2 取整运算2.2.1 floor()&#xff1a;向下取整2.2.2 ceil()&#xff1a;向上取整2.2.3 round()&#xff1a;四舍五入取整 2.3 最大值与最小值 三、三角函数与…
阅读更多...
嵌入式C语言中指针的不同类型及其特点分析

嵌入式C语言中指针的不同类型及其特点分析

在 C 语言中，指针的类型主要可以分为以下几类： 1.1 基本类型指针 基本类型指针是指指向基础数据类型的指针，通常用于存储变量的地址。它们的类型与指向的变量类型相同。常见的基本类型指针包括： 整型指针：int *p，p是一个指向整型数据的指针。字符型指针：char *p，p是…
阅读更多...
gd32e230c8t6 keil6工程模板

gd32e230c8t6 keil6工程模板

下载固件gd32e230c8t6固件官方下载&#xff08;需登录&#xff09; 或 蓝奏云 新建一个文件夹&#xff0c;把固件压缩包里的里的Firmware和Template拖进去 keil新建gd32e230c8工程 必须勾选CMSIS-CORE 新建一个文件夹&#xff0c;双击任意改名 点击manage project it…
阅读更多...
SQL看最多的数据，但想从小到大排列看趋势

SQL看最多的数据，但想从小到大排列看趋势

SQL 查询&#xff1a;从 test 表中获取本月的数据&#xff0c;并对数量最多的前10个流程按数量升序排序 假设表结构 test 表包含请求信息。workflow_base 包含流程的基本信息。 CREATE TABLE test (requestid INT, -- 请求IDworkflowid INT, -- 流程IDcurr…
阅读更多...
WebGL知识框架

WebGL知识框架

一、WebGL 基础概念 1. WebGL 简介 是什么&#xff1f; 基于 OpenGL ES 的浏览器 3D 图形 API&#xff0c;直接操作 GPU 渲染。 核心特点 底层、高性能、需手动控制渲染管线。 依赖 JavaScript 和 GLSL&#xff08;着色器语言&#xff09;。 与 Three.js 的关系 Three.js…
阅读更多...
LabVIEW电涡流传感器自动校准系统

LabVIEW电涡流传感器自动校准系统

在工业生产中&#xff0c;尤其是大型旋转机械的运行监测环节&#xff0c;电涡流传感器的精准校准极为关键。传统手动校准方式存在诸多弊端&#xff0c;如人工参与度高、操作重复、效率低下等&#xff0c;难以满足现代工业快速发展的需求。基于 LabVIEW 开发的电涡流传感器自动校…
阅读更多...
HCIP-BGP综合实验

HCIP-BGP综合实验

一&#xff1a;拓扑图 二&#xff1a;需求分析 1&#xff0c;AS1存在两个环回&#xff0c;一个地址为192.168.1.0/24该地址不能在任何协议中宣告&#xff0c;AS3中存在俩个环回&#xff0c;一个地址为192.168.2.0/24该地址不能在任何协议中宣告&#xff0c;最终要求这两个环回…
阅读更多...
嵌入式STM32学习——继电器

嵌入式STM32学习——继电器

继电器模块引脚说明 VCC&#xff08;&#xff09;&#xff1a; 供电正极。连接此引脚到电源&#xff08;通常是直流电源&#xff09;&#xff0c;以提供继电器线圈所需的电流。 GND&#xff08;-&#xff09;&#xff1a; 地。连接此引脚到电源的负极或地。 IN&#xff08;或…
阅读更多...
最新文章

Copyright @ 2022~2023