中科亿海微-CL1656功能验证开发板

I. 引言

A. 研究背景与意义

         CL1656是一款精度高、功耗低、成本低的5V单片低功耗运放，由核心互联公司研发制造，CL1656 是一个 16-bit、快速、低功耗逐次逼近型 ADC，吞吐速率高达 250 kSPS，并且内置低噪声、宽 带宽采样保持放大器。转换过程与数据采集利用 CONVST 信号和内部振荡器进行控制，为设计人员提供了极大的灵活性和空间。 CL1656支持多种输入模式和输出模式，包括单端、差分、反馈、共地以及双极输出，并且能够利用多种工作模式来满足不同的应用要求。此外， CL1656还具有较低的温度系数，能够适应不同的电源电压。在低电源电压下， CL1656可以达到很高的精度；在高电源电压下， CL1656仍然能够保持相对较高的精度。

B. 应用领域

CL1656可以用于各种不同的应用场合，主要包括：

（1）信号采集，如摄像头、A/D转换器等。

（2）数据通讯，如数字音频、数据通信接口等。

（3）信号处理，如模数转换器、 FPGA等。

（4）数字测量，如数字信号处理器、传感器接口等。

（5）计算机接口，如 USB、以太网等。

（6）车载电子，如车载信息系统、自动驾驶系统等。

II. 芯片封装介绍

        随着电子技术的飞速发展， IC封装也得到了长足的进步。目前 IC封装主要有： COB、 SOP、 QFN等。其中，引脚数在8个以上的有四种封装： COB封装、 SOP封装、 QFN封装和 LQFP封装。随着各种高密度元器件的发展， LQFP成为最受欢迎的一种小型无引脚 IC封装，其特点是芯片面积小，引脚少，且价格低廉，在国内广泛使用。LQFP （Low Proportional Flop Package）又称为低密度多芯片表面贴装，是一种新型的表面贴装技术。它将一个多芯片元件或一个芯片组直接安装在一个 PCB板上。

        LQFP主要用在手机的电路板上，其特点是引脚少，面积小，成本低，但引脚的高度比 SOP低。其引脚数目少，一般为128~256个。在 LQFP中，引脚数目最多的是64引脚的封装。在使用时，其引脚数目也会有所不同。有的产品中只有2~4个引脚；有的产品则有8个以上的引脚数。如：飞利浦 LQFP封装中最多的是64引脚封装（2~4个引脚）；而索尼 LQFP封装中最多的则是16个引脚（1~4个引脚）；三星 LQFP封装中最多的则是32个引脚（2~4个引脚）。

        CL1656是一款模拟信号输入端的数字开关，在工业控制中被广泛的应用于各种场合，包括现场设备的控制、各种设备的状态监测、电力的控制、设备的安全保护等。

        CL1656是一款基于三端集成模拟开关，并集成了高速 AD转换器和高速开关量输出功能的器件。

        三端集成模拟开关CL1656,一般由一个输入端、两个输出端和一个电源端组成。CL1656有两种典型输出形式：标准、逻辑输出，常用在测量设备中，模拟量输出信号一般接在CL1656的输入端。

        现场模拟量信号输入，一般是指现场的温度、压力、流量、液位等物理量信号的输入。这些物理量信号通常需要经过传感器将其转化为数字信号，然后再经过现场模拟开关将信号转换为数字，最后通过计算机进行处理。CL1656集成了一个模拟量输入端，通过它可以将这些信号转换为数字信号，并通过计算机进行处理。这种方式的优点是可以方便的将不同的模拟量进行隔离，不会对其他设备产生影响。缺点是转换的效率相对较低，通常需要通过比较大的电流进行传输，而在某些现场环境下这种电流会很大，这样就会导致信号的传输距离变短，甚至会产生干扰。

        传感器信号采集是指对传感器输出的模拟信号进行采集，并通过与之相连的变送器输出给控制器进行处理。由于传感器的种类繁多，需要根据实际情况选择相应的传感器，并通过相应的变送器来将传感器的信号转化为易于处理的信号，进而将其传送给控制器。在工业生产中，传感器大多采用模拟量输入，所以需要将其接入CL1656的输入端，再将CL1656输出端接到变送器上。

        CL1656可对电压、电流进行模拟量的采样，并将采样后的模拟量通过 AD转换器转化成数字量输出。需要注意的是，由于 AD转换器采用了同步采样技术，因此采样后的模拟量在转换过程中会存在误差，但是这个误差对于不同的应用场景来说都是可以忽略不计的。

III.芯片io介绍

InterfacePin NumberPin TypePin Name描述Net NameActive配置
模拟输入33AIV1模拟输入 1 至 6。这些是单端模拟输入。在硬件模式下，这些通道上的模拟输入范围由 RANGE 引脚决定。在软件模式下，由控制寄存器的 Bit RNGC 至 Bit RNGA 决定。V1
36AIV2V2
39AIV3V3
42AIV4V4
45AIV5V5
48AIV6V6
基准电压51REFREFIN/REFOUT基准电压输入/输出。此引脚提供片上基准电压，供 ADC 外部使用。 或者，可禁用内部基准电压源，并将外部基准电压源施加到此输入端。参见“基准电压源”部分。使能内部基准电压源时，应利用至少一个 10uF 去耦电容对此引脚去耦。2V5_REFIN使用内部基准。
硬件模式下使能内部基准电压源，则应设置H/S SEL 引脚 = 0 且 REFEN/DIS引脚 = 1。
软件模式下使能内部基准电压源，则应设置H/S SEL = 1 并需要写入控制寄存器，以将该寄存器的 DB9 置于 1。
模拟输入通道
硬件选择		23DICONVST A转换开始输入 A、 B 和 C。这些逻辑输入用来启动 ADC 对转换。 CONVST A 用来启动 V1 和 V2 同步转换。 CONVST B 用来启动 V3 和 V4 同步转换。 CONVST C 用来启动 V5 和 V6 同步转换。 当 CONVSTx 引脚从低电平变为高电平时，所选 ADC 对的取样保持开关从采样切换到保持，然后便启动转换。利用这些输入端，还可让 ADC 对进入部分掉电省电模式。CONVST A4.7K  VCC_5V。通道1、2启动
22DICONVST BCONVST B4.7K  VCC_5V。通道3、4启动
21DICONVST CCONVST C4.7K  VCC_5V。通道5、6启动
去耦电容接地54REFREFCAPA去耦电容连接到这些引脚。这会对每对 ADC 的基准电压缓冲器进行去耦。每个 REFCAP 引脚应通过 10uF 和 100 nF 电容去耦至 AGND。REFCAPA去耦电容接地
56REFREFCAPBREFCAPB去耦电容接地
58REFREFCAPCREFCAPC去耦电容接地
FPGA29DI/W/B字 //字节输入。当此引脚处于逻辑低电平时， 可利用并行数据线 DB[15:0]来传输 ADC 的输入输出数据。当此引脚处于逻辑高电平时，使能字节模式。在此模式下，利用数据线 DB[15:8]来传输数据， DB[7]用作 HBEN。要获得 16-bit 转换结果，需进行双字节读取。在串行模式下，此引脚应与 DGND 相连。WB字模式，并行数据线DB[15:0]传输数据。
DOWN
27DIRANGE模拟输入范围选择。逻辑输入。此引脚的逻辑电平决定模拟输入通道的输入范围。 当此引脚在 BUSY 下降沿为逻辑 1 时，下一次转换的范围为±2 × VREF。当此引脚在 BUSY 下降沿为逻辑 0 时， 下一次转换的范围为±4 × VREF。 在硬件选择模式下，在 BUSY 下降沿检查 RANGE 引脚。在软件模式(H/S SEL = 1)下，可将 RANGE 引脚和 DGND 相连，然后由控制寄存器内的RNGA、 RNGB 和 RNGC bits 决定输入范围。RANGE模拟输入转换的范围为±2 × VREF。
UP
61DISER//PAR/SEL串行/并行/选择输入。当此引脚处于低电平时，选择并行接口。当此引脚处于高电平时， 选择串行接口模式。在串行模式下，DB[10:8]用作 DOUT[C:A]， DB[0:2]用作 DOUT 选择且 DB7 用作 DCEN。在串行模式下， DB15 和 DB[13:11]应与 DGND 相连。SEL并行模式。
DOWN
62DI/H/S SEL硬件 /软件选择输入。逻辑输入。当H/S SEL = 0 时， ADC 在硬件选择模式下工作，并通过 CONVST 引脚来选择需同步采样的 ADC 对。当H/S SEL = 1 时，通过写入控制寄存器操作来选择需同步采样的 ADC 对。在串行模式下， CONVST A 用来启动对所选 ADC 对的转换。HS_SEL硬件模式 选择输入。
DOWN
24DI/STBY待机模式输入。此引脚用来让 ADC 进入待机模式。/STBY引脚处于高电平时表示正常操作，处于低电平时表示待机操作。STBY正常工作。
UP
19DI/CS片选。 此低电平有效逻辑输入使能数据帧传输。在并行模式下，如果CS和RD均处于逻辑低电平，则会使能输出总线，使转换结果输出在并行数据总线上。在并行模式下，如果CS和WR均处于逻辑低电平，则利用 DB[15:8]将数据写入片上控制寄存器。在串行模式下，利用CS使能串行数据帧传输，并逐个输出串行输出数据的最高有效位(MSB)。CSLOWDOWN
20DI/RD读取数据。在并行模式下，如果CS和RD均处于逻辑低电平，则会使能输出总线。在串行模式下， RD线路应保持低电平。RDDOWN
63DI/WR/REF写入数据/使能和禁用基准电压源。当H/S SEL 引脚处于高电平，且CS和均𝑊WR处于逻辑低电平时，利用 DB[15:8]将数据写入内部控制寄存器。当H/S SEL 引脚处于低电平时，此引脚用来使能或禁用内部基准电压源。当H/S SEL = 0 且 REFEN/DIS= 0时，禁用内部基准电压源，应将外部基准电压源施加到REFIN/REFOUT 引脚。当H/S SEL = 0 且 REFEN/DIS= 1 时， 使能内部基准电压源，且应该对 REFIN/REFOUT 引脚进行去耦。参见“基准电压源”部分。WR使能 内部基准电压源。
UP
18DOBUSYBUSY 输出。开始转换时，此引脚变为高电平，并保持高电平直到转换完成，并且转换数据被锁存到输出数据寄存器。当BUSY 信号为高电平时，不应在 ADC 上启动新的转换。BUSY开始转换时，由低变高；
完成转换后，由高变低。
17DO/DIDB0/SEL A数据 Bit 0/选择 DOUT A。当 SER/PAR = 0 时，此引脚充当三态并行数字输出引脚。当 SER/PAR = 1 时，此引脚用作 SELA，并用来配置串行接口。如果此引脚为 1，则串行接口使用1/2/3 个 DOUT 输出引脚工作，并使能 DOUT A 作为串行输出端。在串行模式下，此引脚应始终等于 1。DB0
16DO/DIDB1/SEL B数据 Bit 1/选择 DOUT B。当SER/PAR = 0 时，此引脚充当三态并行数字输出引脚。当SER/PAR = 1 时，此引脚用作 SELB，并用来配置串行接口。如果此引脚为 1，则串行接口使用2/3 个 DOUT 输出引脚工作，并使能 DOUT B 作为串行输出端。如果此引脚为 0，则不使能 DOUT B 作为串行数据输出端引脚，而仅使用一个 DOUT 输出引脚 DOUT A。不用的串行DOUT 引脚应保持不连接。DB1
15DO/DIDB2/SEL C数据 Bit 2/选择 DOUT C。当 SER/PAR= 0 时，此引脚充当三态并行数字输出引脚。当SER/PAR = 1 时，此引脚用作 SELC，并用来配置串行接口。如果此引脚为 1，则串行接口使用3 个 DOUT 输出引脚工作，并使能 DOUT C 作为串行输出端。如果此引脚为 0，则不使能 DOUT C 作为串行数据输出引脚。不用的串行 DOUT 引脚应保持不连接。DB2
14DO/DIDB3/DCIN C数据 Bit 3/菊花链输入 C。当 SER/PAR= 0 时，此引脚充当三态并行数字输出引脚。当 SER/PAR= 1 且 DCEN = 1 时，此引脚充当菊花链输入 C。处于串行模式而非 DGND 菊花链模式下时，应将此引脚连接至 DGND。DB3
13DO/DIDB4/DCIN B数据 Bit 4/菊花链输入 B。当 SER/PAR= 0 时，此引脚充当三态并行数字输出引脚。当SER/PAR = 1 且 DCEN = 1 时，此引脚充当菊花链输入 B。处于串行模式而非 GND 菊花链模式下时，应将此引脚连接至 DGND。DB4
12DO/DIDB5/DCIN A数据 Bit 5/菊花链输入 A。当 SER/PAR处于低电平时，此引脚充当三态并行数字输出引脚。当 SER/PAR= 1 且 DCEN = 1时，此引脚充当菊花链输入 A。处于串行模式而非 DGND 菊花链模式下时，应将此引脚连接至 DGND。DB5
11DO/DIDB6/SCLK数据 Bit 6/串行时钟。当SER/PAR= 0 时，此引脚充当三态并行数字输出引脚。当SER/PAR = 1 时，此引脚用作 SCLK 输入，并成为串行传输的读取串行时钟。DB6
10DO/DIDB7/HBEN/DCEN数据 Bit 7/高字节启用/菊花链启用。在并行字模式(SER/PAR= 0 且𝑊/B = 0)，此引脚用作数据 Bit 7。在并行字节模式(SER/PAR = 0 且𝑊/B = 1)，此引脚用作 HBEN。在此模式下且HBEN 引脚处于逻辑高电平时，则先在 DB[15:8]上输出 MSB 字节数据。当 HBEN 引脚处于逻辑低电平时，则先在 DB[15:8]上输出 LSB 字节数据。在串行模式(SER/PAR = 1)下，此引脚用作 DCEN。当 DCEN 引脚处于逻辑高电平时，则器件采用菊花链模式工作，同时 DB[5:3]用作 DCIN[A:C]。处于串行模式而非DGND 菊花链模式下时，应将此引脚连接至 DGND。DB7
7DO/DIDB8/DOUT A数据 Bit 8/串行数据输出 A。当 SER/PAR= 0 时，此引脚充当三态并行数字输出引脚。当SER/PAR = 1 且 SEL A = 1 时，此引脚用作 DOUT A，并输出串行转换数据。DB8
6DO/DIDB9/DOUT B数据 Bit 9/串行数据输出 B。当 SER/PAR = 0 时，此引脚充当三态并行数字输出引脚。当SER/PAR = 1 且 SEL B = 1 时，此引脚用作 DOUT B，并输出串行转换数据。在此配置下，串行接口具有两路 DOUT 输出线。DB9
5DO/DIDB10/DOUT C数据 Bit 10/串行数据输出 C。当SER/PAR= 0 时，此引脚充当三态并行数字输出引脚。当 SER/PAR= 1 且 SEL C = 1 时，此引脚用作 DOUT C，并输出串行转换数据。在此配置下，串行接口具有三路 DOUT 输出线。DB10
4DO/DIDB11数据 Bit 11/数字地。当 SER/PAR= 0 时，此引脚充当三态并行数字输出引脚。当SER/PAR= 1 时， 此引脚应与 DGND 相连。DB11
3DO/DIDB12数据 Bit 12、数据 Bit 13、数据 Bit 15。当 SER/PAR= 0 时，这些引脚充当三态并行数字输入/输出引脚。当CS和WR处于低电平状态时，这些引脚用来输出转换结果。当CS和WR均处于低电平时， 这些引脚用来写入控制寄存器。当SER/PAR= 1 时，这些引脚应与 DGND 相连。DB12
2DO/DIDB13DB13
64DO/DIDB15DB15
1DO/DIDB14/REFBUF数据 Bit 14/REFBUF使能/禁用。当 SER/PAR= 0 时，此引脚充当三态数字输入/输出引脚。当 SER/PAR= 1 时，此引脚可用来使能或禁用内部基准电压缓冲器。DB14
28DIRESET复位输入。当设为逻辑高电平时，此引脚可复位 ADC。当前转换(如有)中止。内部寄存器设为全 0。在硬件模式下，根据硬件选择引脚上的逻辑电平来配置 ADC。在两种模式下，器件应该在上电后收到一个 RESET 高脉冲。复位高电平脉冲宽度典型值为 100 ns。在 RESET 脉冲之后， ADC 需由有效的 CONVST脉冲启动转换； CONVST 脉冲应包括一个高至低的 CONVST下降沿，随后是一个低至高的 CONVST 上升沿。 CONVST 信号应在 RESET 脉冲期间保持高电平。RESTHIGH复位时，
UP
POWER9PVDRIVE逻辑电源输入。此引脚的电源电压决定逻辑接口的工作电压。此引脚的标称电源与主机接口电源相同。应将此引脚去耦至DGND，并且 10uF 和 100 nF 去耦电容应接在 VDRIVE 引脚上。VCC_3V3
26PDVCC数字电源 4.75 V 至 5.25 V。 DVCC 和 AVCC 电压在理想情况下应保持等电位，并且电位差(甚至在瞬态电压存在情况时)不得超过 0.3 V。应将此电源去耦至 DGND，并且 10uF 和 100 nF去耦电容应接在 DVCC 引脚上。DVCC_5V
31PVDD正电源电压。这是模拟输入部分的正电源电压，并且 10uF 和100 nF 去耦电容应接在 VDD引脚上。VDD_5V
30PVSS负电源电压。这是模拟输入部分的负电源电压，并且 10uF 和100 nF 去耦电容应接在 VSS引脚上。VSS_N5V
46PAVCC模拟电源电压， 4.75 V 至 5.25 V。这是 ADC 内核的电源电压。AVCC 和 DVCC 电压在理想情况下应保持等电位，并且电位差(甚至在瞬态电压存在情况下)不得超过 0.3 V。应将这些电源引脚去耦至 AGND，并且 10uF 和 100 nF 去耦电容应接在 AVCC引脚上。AVCC_5V
34PAVCCAVCC_5V
47PAVCCAVCC_5V
60PAVCCAVCC_5V
50PAVCCAVCC_5V
35PAVCCAVCC_5V
40PAVCCAVCC_5V
41PAVCCAVCC_5V
25PDGND数字地GND
8PDGNDGND
59PAGND模拟地AD_AGND
38PAGNDAD_AGND
43PAGNDAD_AGND
37PAGNDAD_AGND
49PAGNDAD_AGND
57PAGNDAD_AGND
53PAGNDAD_AGND
52PAGNDAD_AGND
32PAGNDAD_AGND
55PAGNDAD_AGND
44PAGNDAD_AGND

IV. 实验教程主要内容

        通过对CL1656芯片的学习，掌握了 FPGA的使用方法，并且编写了实验教程，使用中科亿海微公司的EQ6HL45开发板进行实验，使用上位机软件对实验过程进行了监控。结果表明，通过实验教程的编写，使学生对CL1656芯片的应用更加熟练，同时也使学生了解了 FPGA芯片开发流程。

        实验教程的编写是在EQ6HL45开发板上，使用中科亿海微公司的eLinx3.0.5软件来完成的，编写之前首先对CL1656的芯片功能进行了解，然后对实验所用的EQ6HL45开发板进行配置，最后编写实验教程。由于硬件环境已经配置好了，接下来要对实验教程进行编写。编写过程中使用了 Modelsim 软件来进行编译和仿真，与eLinx3.0.5软件自带的debug工具。

A. 电路设计基础  

B. Verilog程序设计

`timescale 1 ps/ 1 ps
//
// Company:
// Engineer:
//
// Create Date: 04-10-2024 10:59:08
// Design Name:
// Module Name: TOP
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Additional Comments:
//
//module TOP(input	wire	clk_50m,input	wire	rst_n,input 	wire	BUSY,input [15:0]	DATA_DB,//模式选择output  reg		SER/*synthesis noprune*/,
//	output  reg 	PAR,output  reg 	HS_SEL/*synthesis noprune*/,output  reg 	STBY/*synthesis noprune*/,output  reg 	RANGE/*synthesis noprune*/,output  reg 	RESET/*synthesis noprune*/,output  reg 	WR/*synthesis noprune*/,output  reg 	W_B/*synthesis noprune*/,output  reg 	cs_n/*synthesis noprune*/,output  reg 	rd_n/*synthesis noprune*/,output  reg 	led,output	reg 	CONVST_A,output	reg 	CONVST_B,output	reg 	CONVST_C,output  reg 	test_1);reg [7:0] 	state/* synthesis preserve */;reg 		BUSY_d0,BUSY_d1/* synthesis preserve */;reg [3:0]	cnt/* synthesis preserve */;reg [15:0]	REGL/* synthesis preserve */;reg 		PAR/* synthesis preserve */;reg 		SEL/* synthesis preserve */;reg [25:0]  count;reg [3:0]   sun;reg [3:0]   ool;reg [3:0]   ctate;reg [3:0]   cnt_rst;reg [15:0]  data_d0,data_d1/* synthesis preserve */;reg [3:0]   cnt_rd;reg [15:0]  data_a1,data_a2,data_a3,data_a4,data_a5,data_a6/* synthesis preserve */;wire 		pos_BUSY/* synthesis preserve */;assign 		pos_BUSY	=	BUSY_d0	&	(!BUSY_d1);always @ (posedge clk_50m or negedge rst_n) begin if (!rst_n)begin data_d0	<=	16'd0;data_d1 <= 	16'd0;end else begin data_d0	<=	!data_a1;data_d1	<=	data_d0	+	1;end end always @ (posedge clk_50m or negedge rst_n) begin if (!rst_n)test_1	<=	1'b0;else if (data_d0^data_d1^data_a1)test_1	<=	1'b1;else 	test_1	<=	1'b0;end always @ (posedge clk_50m or negedge rst_n) begin if (!rst_n)begin count	<=	26'd0;led		<=	1'b0;end else if (count	>=	25_000_000-1)begin count	<=	26'd0;	led		<=	~led;end else begin count	<=	count	+	1'b1;led		<=	led;end end //上电复位100nsalways @ (posedge clk_50m or negedge rst_n) begin if (!rst_n)begin RESET		<=	1'b1;sun			<=	4'd0;end else if (sun	==	5)begin RESET		<=	1'b0;sun			<=	sun;end else begin RESET		<=	1'b1;sun			<=	sun	+	1'b1;end end //并行模式always @ (posedge clk_50m or negedge rst_n) begin if (!rst_n)begin SER	<=	1'b0;PAR	<=	1'b0;SEL	<=	1'b0;W_B	<=	1'b0;HS_SEL<=1'b0;WR	<=	1'b0;RANGE<= 1'b0;STBY <= 1'b1;end else begin SER	<=	1'b0;PAR	<=	1'b0;SEL	<=	1'b0;W_B	<=	1'b0;HS_SEL<=1'b0;WR	<=	1'b1;RANGE<= 1'b1;STBY <= 1'b1;end end always @ (posedge clk_50m or negedge rst_n) begin if (!rst_n)begin ctate	<=	4'd0;cnt_rst	<=	4'd0;end else case (ctate)0:begin ctate	<=	ctate	+	1'b1;cnt_rst	<=	4'd0;end 1:begin if (RESET	==	0)begin ctate	<=	ctate	+	1'b1;cnt_rst	<=	4'd0;end else begin ctate	<=	ctate;cnt_rst	<=	4'd0;end end 2:begin if (cnt_rst	==	10)begin ctate	<=	ctate	+	1'b1;cnt_rst	<=	4'd0;end else begin ctate	<=	ctate;cnt_rst	<=	cnt_rst	+	1'b1;end end 3:begin ctate	<=	ctate;end default : ;endcase end always @ (posedge clk_50m or negedge rst_n) begin if (!rst_n)begin BUSY_d0	<=	1'b0;BUSY_d1	<=	1'b0;end else begin BUSY_d0	<=	BUSY;BUSY_d1	<=	BUSY_d0;end end always @ (posedge clk_50m or negedge rst_n) begin if (!rst_n)begin data_a1	<=	16'd0;data_a2	<=	16'd0;data_a3	<=	16'd0;data_a4	<=	16'd0;data_a5	<=	16'd0;data_a6	<=	16'd0;end else case (cnt_rd)1:  if (rd_n) data_a1	<=	DATA_DB; else data_a1	<=	data_a1;2:	if (rd_n) data_a2	<=	DATA_DB; else data_a2	<=	data_a2;3:	if (rd_n) data_a3	<=	DATA_DB; else data_a3	<=	data_a3;4:	if (rd_n) data_a4	<=	DATA_DB; else data_a4	<=	data_a4;5:	if (rd_n) data_a5	<=	DATA_DB; else data_a5	<=	data_a5;6:	if (rd_n) data_a6	<=	DATA_DB; else data_a6	<=	data_a6;default:;endcase end always @ (posedge clk_50m or negedge rst_n) begin if (!rst_n)begin cs_n	<=	1'b0;rd_n	<=	1'b1;CONVST_A<=	1'b0;CONVST_B<=  1'b0;CONVST_C<= 	1'b0;state	<=	8'd0;cnt		<=	4'd0;REGL	<=	16'd0;ool		<=	4'd0;cnt_rd	<=	4'd0;end else case (state)0:begin if (ctate	==	3)begin cs_n	<=	1'b0;rd_n	<=	1'b1;CONVST_A<=	1'b0;CONVST_B<=  1'b0;CONVST_C<= 	1'b0;cnt		<=	4'd0;REGL	<=	REGL;state	<=	state	+	1'b1;ool		<=	4'd0;cnt_rd	<=	4'd0;endelse begin state	<=	state;end end 1:begin CONVST_A<=	1'b1;CONVST_B<=  1'b1;CONVST_C<= 	1'b1;if (BUSY_d1)begin state	<=	state	+	1'b1;cs_n	<=	1'b0;end else begin state	<=	state;cs_n	<=	1'b0;end end 2:begin if (BUSY_d1	==	0)state	<=	state	+	1'b1;else state	<=	state;end 3:begin if (ool	>=	5)begin ool		<=	4'd0;rd_n	<=	1'b1;state	<=	state	+	1'b1;cnt_rd	<=	cnt_rd	+	1'b1;end else begin rd_n	<=	1'b0;	//请求数据ool		<=	ool	+	1'b1;end end 4:begin if (cnt_rd	>=	6)begin state	<=	state	+	1'b1;cnt_rd	<=	4'd0;end else begin cnt_rd	<=	cnt_rd;state	<=	state	-	1'b1;end end 5:begin if (ool	>=	15)begin ool		<=	4'd0;state	<=	state	+	1'b1;CONVST_A<=	1'b0;CONVST_B<=  1'b0;CONVST_C<= 	1'b0;end else begin CONVST_A<=	1'b1;CONVST_B<=  1'b1;CONVST_C<= 	1'b1;state	<=	state;ool		<=	ool		+	1'b1;end 	end 6:begin if (ool	>=	15)begin ool		<=	4'd0;state	<=	0;end else begin state	<=	state;ool		<=	ool		+	1'b1;end end default : ;endcase end endmodule

V. 实验设计与步骤

A. 实验环境搭建

示波器输出采样波形10kHz 峰峰值5V

V3V4通道采样，测算波形频率10kHz

B.实验结果分析与讨论

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.mzph.cn/news/824354.shtml

如若内容造成侵权/违法违规/事实不符，请联系多彩编程网进行投诉反馈email:809451989@qq.com，一经查实，立即删除！

相关文章

HarmonyOS开发实例：【分布式新闻客户端】

HarmonyOS开发实例：【分布式新闻客户端】

介绍 本篇Codelab基于栅格布局、设备管理和多端协同&#xff0c;实现一次开发&#xff0c;多端部署的分布式新闻客户端页面。主要包含以下功能&#xff1a; 展示新闻列表以及左右滑动切换新闻Tab。点击新闻展示新闻详情页。点击新闻详情页底部的分享按钮&#xff0c;发现周边…
阅读更多...
Elasticsearch：如何将 MongoDB 数据引入 Elastic Cloud

Elasticsearch：如何将 MongoDB 数据引入 Elastic Cloud

作者&#xff1a;Hemendra Singh Lodhi Elastic Cloud 是由 Elastic 提供的基于云的托管服务。Elastic Cloud 允许客户在亚马逊网络服务 (AWS)、谷歌云平台 (GCP) 和微软 Azure 上部署、管理和扩展他们的 Elasticsearch 集群。 MongoDB 是一种流行的 NoSQL 文档导向数据库&am…
阅读更多...
web安全学习笔记（10）

web安全学习笔记（10）

记一下第十四节课的内容。 一、MySQL学习 数据库基本结构&#xff1a;库——表——列——值 在本地打开navicat&#xff0c;连接数据库&#xff0c;新建一个liuyan库、liuyan库下新建一个member表&#xff1a; 在表里随意添加一些数据&#xff1a; 下面我们学习MySQL查询。新…
阅读更多...
【Web】NewStarCTF 2022 题解(全)

【Web】NewStarCTF 2022 题解(全)

目录 Week1 HTTP Head?Header! 我真的会谢 NotPHP Word-For-You Week2 Word-For-You(2 Gen) IncludeOne UnserializeOne ezAPI Week3 BabySSTI_One multiSQL IncludeTwo Maybe You Have To think More Week4 So Baby RCE BabySSTI_Two UnserializeT…
阅读更多...
C++修炼之路之STL_stack，queue和容器适配器

C++修炼之路之STL_stack，queue和容器适配器

目录 前言 一&#xff1a;SLT中stack和queue的基本使用 1.在官网中对stack和queue的简单介绍 2.数据结构中栈和队列的基本知识和操作 3. STL中stack的接口函数及使用 4.STL中queue的接口函数及使用 二&#xff1a;容器适配器Container 三&#xff1a;使用容器适配器…
阅读更多...
springboot Logback 不同环境，配置不同的日志输出路径

springboot Logback 不同环境，配置不同的日志输出路径

1.背景&#xff1a; mac 笔记本开发&#xff0c;日志文件写到/data/logs/下&#xff0c;控制台报出&#xff1a;Failed to create parent directories for [/data/logs/........... 再去手动在命令窗口创建文件夹data&#xff0c;报Read-only file system 2.修改logback-spri…
阅读更多...
Linux安装和使用Android Debug Bridge（ADB）

Linux安装和使用Android Debug Bridge（ADB）

目录 1、开发环境和工具 2、ADB是什么&#xff1f; 3、安装ADB 3.1、使用包管理器安装 ADB 3.2、手动安装 ADB 4、使用ADB 4.1、连接设备 4.2、执行shell命令 4.3、安装应用程序 4.4、截取屏幕截图 4.5、模拟按键和手势 4.6、上传文件到Android设备 4.7、从Android设备下载文件…
阅读更多...
BGP边界网关路由实验（华为）

BGP边界网关路由实验（华为）

一&#xff0c;技术简介 BGP&#xff08;边界网关路由协议&#xff09;是一种自治系统&#xff08;AS&#xff09;间的协议&#xff0c;主要用于在不同的AS之间交换路由信息。AS是一个由一组网络设备和路由器组成的网络集合&#xff0c;这些设备可以在一个共同的管理域中协同工…
阅读更多...
1 回归：锂电池温度预测top2 代码部分（一） Tabnet

1 回归：锂电池温度预测top2 代码部分（一） Tabnet

2024 iFLYTEK A.I.开发者大赛-讯飞开放平台 TabNet&#xff1a; 模型也是我在这个比赛一个意外收获&#xff0c;这个模型在比赛之中可用。但是需要GPU资源&#xff0c;否则运行真的是太慢了。后面针对这个模型我会写出如何使用的方法策略。 比赛结束后有与其他两位选手聊天&am…
阅读更多...
win2022服务器apache配置https(ssl)真实环境实验（避坑之作）不依赖宝塔小皮等集成环境

win2022服务器apache配置https(ssl)真实环境实验（避坑之作）不依赖宝塔小皮等集成环境

本次实验背景&#xff1a; 完全参考官方 https://cloud.tencent.com/document/product/400/4143 文档流程&#xff0c;没有搞定&#xff0c;于是写下避坑之作。 服务器&#xff1a;腾讯云轻量应用服务器 操作系统&#xff1a; Windows Server 2022 DataCenter 64bit CN apache…
阅读更多...
李沐45_SSD实现——自学笔记

李沐45_SSD实现——自学笔记

主体思路&#xff1a; 1.生成一堆锚框 2.根据真实标签为每个锚框打标(类别、偏移、mask) 3.模型为每个锚框做一个预测(类别、偏移) 4.计算上述二者的差异损失&#xff0c;以更新模型weights 先读取一张图像。 它的高度和宽度分别为561和728像素。 %matplotlib inline import …
阅读更多...
Photoshop 2024 (ps) v25.6中文 强大的图像处理软件 mac/win

Photoshop 2024 (ps) v25.6中文 强大的图像处理软件 mac/win

Photoshop 2024 for Mac是一款强大的图像处理软件&#xff0c;专为Mac用户设计。它继承了Adobe Photoshop一贯的优秀功能&#xff0c;并进一步提升了性能和稳定性。 Mac版Photoshop 2024 (ps)v25.6中文激活版下载 win版Photoshop 2024 (ps)v25.6直装版下载 无论是专业的设计师还…
阅读更多...
EI Scopus双检索 | 2024年清洁能源与智能电网国际会议(CCESG 2024)

EI Scopus双检索 | 2024年清洁能源与智能电网国际会议(CCESG 2024)

会议简介 Brief Introduction 2024年清洁能源与智能电网国际会议(CCESG 2024) 会议时间&#xff1a;2024年 11月27-29日 召开地点&#xff1a;澳大利亚悉尼 大会官网&#xff1a;CCESG 2024-2024 International Joint Conference on Clean Energy and Smart Grid 由CoreShare科…
阅读更多...
m4p转换mp3格式怎么转？3个Mac端应用~

m4p转换mp3格式怎么转？3个Mac端应用~

M4P文件格式的诞生伴随着苹果公司引入FairPlay版权管理系统&#xff0c;该系统旨在保护音频的内容。M4P因此而生&#xff0c;成为受到FairPlay系统保护的音频格式&#xff0c;常见于苹果设备的iTunes等平台。 MP3文件格式的多个优点 MP3格式的优点显而易见。首先&#xff0c;其…
阅读更多...
k8s之etcd

k8s之etcd

1.特点&#xff1a; etcd 是云原生架构中重要的基础组件。有如下特点&#xff1a; 简单&#xff1a;安装配置简单&#xff0c;而且提供了 HTTP API 进行交互&#xff0c;使用也很简单键值对存储&#xff1a;将数据存储在分层组织的目录中&#xff0c;如同在标准文件系统中监…
阅读更多...
vscode msvc qt环境搭建

vscode msvc qt环境搭建

自己整了好久都没把环境搞好&#xff0c;后来发现已经有大佬搞好了插件&#xff0c;完全不需要自己整理。 下载如下插件&#xff1a; 第二个qt插件就可以自动帮我们生成工程了。 可惜目前似乎支持win&#xff0c;另外就是debug模式运行后会报qwindowsd.dll插件找不到的错误&a…
阅读更多...
【简单讲解下如何用爬虫玩转石墨文档】

【简单讲解下如何用爬虫玩转石墨文档】

&#x1f3a5;博主&#xff1a;程序员不想YY啊 &#x1f4ab;CSDN优质创作者&#xff0c;CSDN实力新星&#xff0c;CSDN博客专家 &#x1f917;点赞&#x1f388;收藏⭐再看&#x1f4ab;养成习惯 ✨希望本文对您有所裨益&#xff0c;如有不足之处&#xff0c;欢迎在评论区提出…
阅读更多...
链表OJ - 6（链表分割）

链表OJ - 6（链表分割）

题目描述&#xff08;来源&#xff09; 现有一链表的头指针 ListNode* pHead&#xff0c;给一定值x&#xff0c;编写一段代码将所有小于x的结点排在其余结点之前&#xff0c;且不能改变原来的数据顺序&#xff0c;返回重新排列后的链表的头指针。 思路 创建两个链表&#xff0c…
阅读更多...
ChatGPT：引领未来的语言模型革命？

ChatGPT：引领未来的语言模型革命？

一、引言 随着人工智能技术的不断发展&#xff0c;Chat GPT作为一种自然语言处理技术&#xff0c;已经逐渐渗透到各个领域&#xff0c;具有广泛的应用前景。本文将从多个角度探讨Chat GPT的应用领域及其未来发展趋势。 ChatGPT的语言处理能力超越了以往任何一款人工智能产品。…
阅读更多...
Docker一键快速私有化部署(Ollama+Openwebui) +AI大模型（gemma，llama2，qwen）20240417更新

Docker一键快速私有化部署(Ollama+Openwebui) +AI大模型（gemma，llama2，qwen）20240417更新

几行命令教你私有化部署自己的AI大模型&#xff0c;每个人都可以有自己的GTP 第一步&#xff1a;安装Docker(如果已经有了可以直接跳第二步) ####下载安装Docker wget https://mirrors.aliyun.com/docker-ce/linux/centos/docker-ce.repo -O/etc/yum.repos.d/docker-ce.repo##…
阅读更多...
推荐文章
最新文章

Copyright @ 2022~2023

友情链接： 我的编程经验分享 一条长河网 尧图网站开发 尧图建网站