【Verilog HDL学习之路】第一章 Verilog HDL 数字设计总论

1 Verilog HDL 数字设计总论

1.1 几个重要的概念

  • EDA(Electronic Design Automation)
    电子技术自动化

  • EDA工具
    类似于软件工程中的IDE(集成开发环境),能够使用Verilog HDL语言描述电路设计,并且能够通过逻辑综合工具将用Verilog HDL描述的电路自动转换为门级网表,当然还有其他的一些功能,并且EDA工具的功能越来越强大。

    接下来的章节中,我将使用Vivado 2017.4来进行数字电路设计。

  • RTL(Register Transfer Level):
    寄存器传输级

  • RTL级描述
    即:寄存器传输级描述,一般会使用专业术语RTL级描述,讲这个概念拆分为两部分:寄存器传输级

    在本概念中,寄存器相当于科技黑箱(也就是你只需要知道它的外部接口,以及如何使用,不必管内部是什么),寄存器在本概念中不是重点 ,重点是对于传输的描述

    这也就是说,设计者需要

    • 在概念模型的层次描述清楚数据是如何在寄存器之间传输的
    • 在RTL级描述的层次,使用Verilog HDL语言来“翻译”构建的概念模型(这种概念模型,在数字设计中被称为“行为描述”)。
信息1
信息2
信息3
寄存器1
寄存器2
寄存器3

对于这样的总体结构来说,设计者无需管寄存器或信息内部细节是什么,只需要描述好他们之间的联系,将连线部分内容以及他们的接口描述清楚,并且能够调用信息和寄存器即可进行RTL级描述。

可以将RTL级描述与《数据结构》这门课程进行类比学习,这样你能更轻松明白其含义。

Verilog HDL数据结构
行为描述ADT模型
RTL级描述ADT模型的实现

如果你之前没有学过数据结构这门课程,没有关系,接下来我来解析一下行为描述。

  • 行为描述
    对于一个现实问题,设计者通过分析问题,从抽象的角度,设计出数字电路的总体结构、功能和接口,这也就是行为描述。然后,设计者就可以根据行为描述来进行RTL级描述了。

1.2 典型数字设计流程

先给出当今时代,典型的数字流程设计流程,然后做出解释

设计者分析问题
逻辑综合工具/时序验证
现实问题 设计要求说明
行为描述
RTL级描述
功能验证和测试
门级网表
逻辑验证和测试
其他
  • 对于RTL级描述的后续内容,将会使用Vivado软件进行讲解,在后续内容将会详细提及,目前先了解如下内容即可。

    • 逻辑综合工具:将RTL级描述描述自动转换为门级网表,但是自动转换的门级网表不一定是优化的方案
  • 对于【行为描述】–>【RTL级描述】部分,谈及之前,先来说明一下Verilog HDL的几种描述方式

描述方式抽象程度应用对比学习
门级描述常嵌套在RTL级描述中比汇编语言还底层一些
RTL级描述目前主流都是用它汇编语言
行为级描述暂时没有成为主流高级语言 C/C++
开关级暂不谈高级主题先不管

特别注意:在实际数字设计中,RTL级(寄存器传输级)描述通常是指能够被逻辑综合工具接受的行为级描述和数据流级描述的混合描述,这里对于RTL级描述做了概念上的拓展,不再单纯指数据流级描述。

对于行为描述来说,可以使用这三种形式中任意形式来进行实现,并且,对于同一个数字电路模型,这三种形式可以混合使用

目前的主流是使用RTL级描述,行为级描述在更加抽象的程度上来实现了行为描述,行为级综合工具允许直接对电路的算法和行为进行描述,它最符合人类思维方式,基于C/C++描述,但是有些RTL级描述做的事情它并不能完成,目前暂时没有得到主流设计者的认可。

至于门级描述,它就像汇编语言一样,非常繁琐麻烦和恶心,人们很少会直接使用他,但是会在特定的情况下, 为了提高电路的速度,在RTL级描述中嵌套一些必要的门级描述(因为自动生成的门级网表不一定是优化的)。这就好像,软件工程师(比如C++工程师)可能会在他们的程序中直接自定义导入一些由汇编语言编辑的代码一样。

简而言之,数字电路设计者要先分析问题得出行为描述,然后使用RTL级描述来实现行为描述,为了提高电路速度,可以在RTL级描述中嵌套门级描述。

问题1:对于过程“RTL级描述描述–>门级网表”,门级网表等同于门级描述吗?

待解决

问题2:行为级综合工具的出现允许Verilog HDL进行行为级描述,那么它是可以将行为级描述转换为RTL级描述吗?

待解决

问题3:行为级描述与RTL级描述的区别?行为级描述能够完成RTL级描述的所有事情吗?

目前来说,行为级描述只能完成部分工作,以减轻进行RTL级描述的负担,但是有些工作只能用RTL级描述来完成。

至于区别,举一个例子,以Python和C++作比较,对于【输出“你好!”】这件事情。

Python会这样做

print("你好!")

但是C++却需要写这么长的内容

#include <iostream>
int main()
{std::cout << "你好!";return 0;
}

显然,对比之下,Python是高效的。不过,有些事情Python做不到,但是C++可以完成,比如对内存的管理。不过整体来说,Python确实比C++高效。

Python与C++的对比,广义上来说,可以相当于行为级描述与RTL级描述的对比,我这样说,你应该明白了,不过这样的比喻可能并不是很严谨,我想通过类比的方法让你更容易理解这件事,不过你也要明白,类比并不能够一 一对照完全相同。

1.3 系统级设计

在这里简单介绍一下系统级设计,它相当于一个大型企业项目,也可以相当于一个图片设计作品。

C++有STL库,程序员可以直接调用别人已经完成的模块,来完成自己的项目;图片设计中,设计师可以直接使用一些已有的素材,将它们进行加工处理来完成自己的设计作品。这样的做法效率会很高。

所以,在系统级设计中,设计者也可以做类似的事情来提高效率,设计者可以使用已有的功能模块来快速搭建自己的系统,然后通过RTL级描述来使他们建立起联系。

我举一个例子来说明这一点

设计一个含有CPU、图形处理芯片、I/O芯片和系统总线的系统

这时候,设计者可以直接使用CPU设计者完成的CPU,图形处理芯片和I/O芯片以及第三方提供的系统总线来快速搭建系。

CPU
图形处理芯片
I/O芯片
系统总线

设计者只需对他们进行RTL级描述,进行系统级仿真等等。这样做效率很高,在工程上大大缩短了开发周期,降低了开发成本。

1.4 小结

将最重要的内容,以最精简的方式呈现出来。

  • EDA与EDA工具:能够帮助硬件开发设计者高效率完成开发工作
  • 行为描述,类似于ADT抽象模型
  • 行为描述的实现(可以互相嵌套)
    • 行为级描述
    • RTL级描述【最常用】
    • 门级描述
    • 开关级描述
  • 自动化功能
    • 行为级综合工具
    • 逻辑综合工具
  • 验证与优化流程
  • 具体实现到物理版图上(不必掌握)

目前来说有个印象记个大概即可,因为这些都是概述,后期不断掌握其细节后,会逐渐加深理解他们!

1.5 章节检测

回顾复习本章的重要内容,如果不能完全掌握,请回顾复习,不要继续往下学!

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.mzph.cn/news/384801.shtml

如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈email:809451989@qq.com,一经查实,立即删除!

相关文章

【学会如何学习系列】从婴儿到大学——学习的本质从未改变过

从婴儿到大学——学习的本质从未改变过 从我们出生一直到现在&#xff0c;其实&#xff0c;学习的本质从来都没有改变过&#xff0c;并且&#xff0c;婴儿时期的我们&#xff0c;是学习能力最强的时候&#xff0c;随着我们不断长大&#xff0c;外界的诱惑越来越多&#xff0c;…

【汇编语言学习之路】第一章 汇编语言核心方法论

版权声明&#xff1a;本学习笔记是本人根据小甲鱼“汇编语言学习课程”和《汇编语言》&#xff08;王爽&#xff09;的书籍&#xff0c;来记录笔记的 1 汇编语言核心方法论 1.1 学习汇编语言的必要性 汇编语言与机器语言是一一对应关系&#xff0c;它的本质是机器语言的代号。…

蓝桥单片机赛题及模拟题代码

链接&#xff1a;https://pan.baidu.com/s/1BVB6VILEed0ufqRDMhvALg 提取码&#xff1a;ukx7

【Verilog HDL学习之路】第二章 Verilog HDL的设计方法学——层次建模

2 Verilog HDL的设计方法学——层次建模 重要的思想&#xff1a; 在语文教学中&#xff0c;应该先掌握核心方法论&#xff0c;再用正确的方法论去做题目&#xff0c;这样能够逐渐加深对于方法论的理解&#xff0c;做题的速度和准确率也会越来越高。在Verilog HDL中&#xff0c…

stm32机械臂资料含视频

这是在网上买的机械臂的资料 含视频及相关软件 在这里分享给大家 不过很大 但是内容很全 链接&#xff1a;https://pan.baidu.com/s/1Fd18ww8jxLH8ChqomstZtw 提取码&#xff1a;147g

【Verilog HDL】第四章 模块的端口连接规则——污水处理模型

先放上连接规则的简图&#xff0c;再详细解释 1. 构建模型——污水处理之流水模型 我们先将上述结构构件一个简单模型&#xff0c;以帮助我们理解。 污水&#xff1a;输入数据净水&#xff1a;输出数据双向数据暂不讨论&#xff0c;取输入和输出的交集即可污水处理厂&…

蓝桥杯嵌入式第七届模拟题 代码

链接&#xff1a;https://pan.baidu.com/s/1fdGC20A51axxPGpoyRL8-w 提取码&#xff1a;by4u

三级嵌入式选择知识点整理

SoC芯片 通用SoC是系统级芯片 既可以是单核 也可以是多核 该芯片中可以包含数字电路 模拟电路 数字模拟混合电路 及射频电路 片上系统可使用单个芯片进行数据的采集 转换 储存 处理 及I/O口功能 智能手机 和平板都使用的SOC WAV是未压缩的数字音频 音质与CD相当 音频视频压缩…

【Verilog HDL】命名的规则研究

Verilog命名规范参考资料 1. 什么可以被命名&#xff1f; 模块的名称模块实例的名称各种数据类型的名称 这些名称我们称之为标识符&#xff0c;标识符的命名规则不再强调&#xff0c;与C语言类似&#xff0c;字母、数字、下划线&#xff08;_&#xff09;和美元符号&#xf…

【Verilog HDL】深入理解部分语法规则的本质

1. 门级描述 统一规则&#xff1a; 门类型 (输出&#xff0c;输入); 细化规则&#xff1a; 与/或门&#xff1a; 多入一出 门 (输出&#xff0c;输入1&#xff0c;输入2,……);缓冲门/非门&#xff1a;一入多出 门 (输出1&#xff0c;输出2,……输出n&#xff0c;输入); 门…

三级嵌入式填空整理

实时 可预测性是实时系统的重要性能标准 按照响应时间 实时操作系统可分为 1.普通实时操作系统 响应时间一般是秒级 2.强实时操作系统 响应时间为毫秒和微秒级 3.弱实时操作系统 响应时间为数十秒 RTOS 响应中断请求并完成相应中断服务子程序的时间非常快 这个时间具有一致性…

【Verilog HDL】从逻辑电路图到门级建模——人工翻译的方法论

从左到右&#xff0c;从上到下 先搞定缓冲/非门&#xff0c;再写与/或门 1. 实例解读 先以四选一数据选择器进行说明 对于数字逻辑的部分不再说明&#xff0c;直接进行逻辑电路图到Verilog门级建模的人工翻译过程的描述。 1.1 端口和线网分析 确定输入/输出端口 输入端口 …

三级嵌入式 汇编指令汇总

ARM条件码 EQ 相等 NE 不相等 CS/HS 无符号大于等于 CC/LO 无符号小于 HI 无符号大于 LS 无符号小于等于 GE 带符号大于等于 L…

【Verilog HDL】语句的并发执行

1. 实践得到的启发 先从一个简单的现象得出结论&#xff0c;Verilog语句是并发执行的&#xff01; 同时&#xff0c;这也是**$monitor系统任务为全局有效**的一个重要支持因素&#xff0c;如果没有并发&#xff0c;它是完不成这项功能的实现的。 众所周知&#xff0c;高级语…

linux下 最常用基本命令

常用命令 基本命令 pwd 打印绝对路径 ls 路径 列举文件名 ls 列举文件的权限 属于哪个用户 容量大小 修改…

【数字逻辑】第四章 组合逻辑电路:端口设计 端口拓展的方法

1. 端口设计的方法 1.1 数据选择器 以四选一数据选择器为例&#xff0c;需要的不同接口类型为 输入端口 数据输入端口地址输入端口使能端&#xff08;控制与拓展&#xff09; 输出端口 数据输出端口 2. 端口拓展的方法——层次建模思想 2.0 两个拓展方向 2.0.1 “数组型…

GCC及Makefile基本使用教程

GCC .c c原始程序 .C/.cc/.cxx c原始程序 .m objective-C原始程序 .i 已经预处理过的c原始程序 .ii 已经预处理过的c原始程序 .s/.S 汇编原始程序 .h 预处理头文件 .o 目标文件 .a/.so 编译后的库文件 -E 生成预处理文件 -S 生成编译过的汇编文件 -c 目标文件 .o -o…

【Verilog HDL】第三章 reg和net及其一组类型的区别——充分运用实验思维

0 确定问题的讨论层级与范围 本文讨论的层次是 数字逻辑与Verilog HDL语言 讨论的范围是&#xff1a; 数据存储而不是讨论逻辑 1 线网类型 1.1 wire类型 这个暂时没什么好说的&#xff0c;一般常用的就是wire类型&#xff0c;需要注意的是&#xff1a; 默认是标量&…

linux中标准I/O 文件I/O 及库

标准 I / O fopen&#xff08;&#xff09; 函数打开文件的方式 r / rb 只读 文件必须存在 r / rb 读写 文件必须存在 w / wb 只写 文件存在则长度清零 不存在则创建 w / wb 读写 其他 同w a / ab 同w 且写入的数据会被追加到文件末尾 a / ab 读写 数据在文件末尾追加 其…

【C/C++ 汇编语言 Verilog】越界截断——数据越界问题的多角度分析

0 前言 0.1 讨论层级和范围 讨论层级 计算机底层&#xff1a;硬件层次与汇编指令层次信息与二进制位 讨论范围 信息的存储与运算在汇编语言与Verilog HDL中的联系与区别事实上&#xff0c;数据越界截断问题&#xff0c;在计算机体系的任何层次&#xff0c;都可能发生&#xf…