[微机原理与系统设计-从入门到入土] 存储器Memory

知乎：https://www.zhihu.com/people/byzh_rc

CSDN：https://blog.csdn.net/qq_54636039

注：本文仅对所述内容做了框架性引导，具体细节可查询其余相关资料or源码

参考文章：各方资料

文章目录

[微机原理与系统设计-从入门到入土] 存储器Memory
芯片回顾
基础概念
常用存储芯片
存储器扩展技术
- - - 1.位扩展（字长扩展）
    - 2.字节扩展（字数扩展）
片选译码方式
- - 1. 全地址译码
  - 2. 部分地址译码
  - 3. 常用译码电路
8086系统存储器
存储器自检

芯片回顾

最小系统中M / I O ‾ o r I O / M ‾ M/\overline{IO}~or~IO/\overline{M}M/IOorIO/M和W R ‾ \overline{WR}WR和R D ‾ \overline{RD}RD要参与芯片的C S ‾ \overline{CS}CS
最大系统中M E M W ‾ \overline{MEMW}MEMW和M E M R ‾ \overline{MEMR}MEMR要参与芯片的C S ‾ \overline{CS}CS

基础概念

存储容量:
存储容量 = 字数N × 字长M \text{存储容量} = \text{字数N} \times \text{字长M}存储容量=字数N×字长M

字数N决定存储单元的数量
字长M决定每个存储单元的位数

单位换算:
1 K B = 100 0000 0000 B = 400 H 32 K B = 1000 0000 0000 0000 B = 8000 H 1KB=100~0000~0000B=400H \\ 32KB=1000~0000~0000~0000B=8000H1KB=10000000000B=400H32KB=1000000000000000B=8000H
功能划分:

低位地址线：用于片内寻址（确定芯片内部具体存储单元）
高位地址线：用于片选寻址（选择需要访问的存储芯片）

常用存储芯片

地址线的根数可由容量推得

数据线的根数可由容量推得

芯片型号	容量	地址线	数据线	芯片类型	片选	读写
6264	8K×8b	A 0 ∼ A 12 A_0 \sim A_{12}A0∼A12	D 0 ∼ D 7 D_0 \sim D_7D0∼D7	SRAM	C S ‾ \overline{CS}CS	O E ‾ , W E ‾ \overline{OE},\overline{WE}OE,WE
2114	1K×4b	A 0 ∼ A 9 A_0 \sim A_9A0∼A9	D 0 ∼ D 3 D_0 \sim D_3D0∼D3	SRAM	C S ‾ \overline{CS}CS	W E ‾ \overline{WE}WE
2764	8K×8b	A 0 ∼ A 12 A_0 \sim A_{12}A0∼A12	D 0 ∼ D 7 D_0 \sim D_7D0∼D7	EPROM	C E ‾ \overline{CE}CE	O E ‾ \overline{OE}OE

W R ‾ \overline{WR}WR->W E ‾ \overline{WE}WE
R D ‾ \overline{RD}RD->O E ‾ \overline{OE}OE

存储器扩展技术

1.位扩展（字长扩展）

核心目标：改变存储字长（如4b→8b），不改变存储字数

连接规则：

地址线：所有芯片的地址线（A 0 A_0A0~A n A_nAn）同名相连
数据线：各芯片的数据线分段连接
控制线：所有芯片的读写信号（W E ‾ \overline{WE}WE/O E ‾ \overline{OE}OE）、片选信号（C S ‾ \overline{CS}CS）同名相连

2.字节扩展（字数扩展）

核心目标：改变存储字数（如8K→32K），不改变存储字长

连接规则：

地址线：低位地址线（A 0 A_0A0~A n A_nAn）同名相连（片内寻址）；高位地址线用于片选译码（选择不同芯片）
数据线：所有芯片的数据线（D 0 D_0D0~D m D_mDm）同名相连（字长一致）
控制线：读写信号（W E ‾ \overline{WE}WE/O E ‾ \overline{OE}OE）同名相连；片选信号由高位地址线译码产生，分别控制不同芯片