9.6.5 An Industrial Case下面展示一个可修复的SRAM core和BISR方法。下图展示的就是一个可修复的SRAM，由两个8K ×32 bits的blocks组成，用两块分开的memory blocks形成了4个spare rows和2个spare column groups（group size为4）：图中data input DI传播到main memory和spare memory，chip select信号决定写入哪块memory，当memory处于normal mode，data output可能来自于main memory或者spare memory，这取决于控制信号sc_group和sr_csb。BISR (including BIST)设计的门数量大概是5.6K（如果用典型的synthesis流程和标准的0.25um CMOS cell library的话），下图展示的是8K × 64 repairable SRAM的layout：