1. 从寄存器位到PWM波形ePWM模块的底层逻辑在嵌入式电机控制和数字电源领域生成一个精确、可靠且带有保护功能的PWM信号远不止是调用一个库函数那么简单。它背后是一系列精密的硬件状态机在协同工作而驱动这些状态机的正是我们通过软件写入到特定内存地址的寄存器位。对于德州仪器C28x DSP的增强型PWMePWM模块理解其寄存器配置尤其是动作限定Action-Qualifier, AQ和死区Dead-Band, DB子模块是解锁其强大功能、实现从简单方波到复杂多电平控制的关键。很多开发者停留在API层面一旦遇到波形异常、桥臂直通或保护失灵等棘手问题往往无从下手。究其根本是对寄存器层面的“为什么”理解不够透彻。本文将带你深入AQ和DB模块的寄存器腹地不仅告诉你每个位是干什么的更会解释它们如何联动最终塑造出你示波器上看到的那个波形。我们会从最基础的“动作事件”概念讲起逐步拆解如何通过配置AQCTLA/B寄存器来定义边沿如何利用DBCTL寄存器插入安全的死区并穿插大量实际调试中踩过的“坑”和心得目标是让你能真正“驾驭”而非仅仅“使用”ePWM。2. 动作限定子模块PWM波形的“雕刻师”动作限定子模块是ePWM的灵魂它决定了时间基准计数器TBCTR在运行过程中的特定时刻输出引脚EPWMxA和EPWMxB应该执行什么动作——置高、拉低还是翻转。你可以把它想象成一位雕刻师时间轴TBCTR是原材料而CMPA、CMPB、周期TBPRD和零点是预设的雕刻点AQ模块就是在这些点上进行精准的“雕刻”改变输出电平最终形成所需的PWM波形。2.1 核心寄存器AQCTLA与AQCTLB解析输入材料中给出了AQCTLA和AQCTLB寄存器的详细位定义。每个寄存器控制一个PWM输出通道A或B其结构完全对称。我们以AQCTLA为例进行深度拆解寄存器位域与事件映射每个寄存器用6个2位的字段分别响应6个核心事件CAU/CAD (Bits 5-4 / 7-6): 当计数器等于CMPA且方向为增Up/减Down时动作。CBU/CBD (Bits 9-8 / 11-10): 当计数器等于CMPB且方向为增Up/减Down时动作。ZRO (Bits 1-0): 当计数器等于0时动作。PRD (Bits 3-2): 当计数器等于**周期值TBPRD**时动作。每个2位字段的取值00, 01, 10, 11对应四种动作无操作、清除输出低、置位输出高、翻转。为什么需要区分增计数和减计数这是产生非对称PWM、中心对称PWMUp-Down模式的关键。在递增计数模式Up-Count下通常我们只在CAU/CBU事件时动作生成简单的边沿对齐PWM。而在递增-递减计数模式Up-Down-Count下计数器像锯齿波一样先增后减CAU和CAD或CBU和CBD分别控制波形上升沿和下降沿的位置这允许我们独立控制每个边沿从而实现中心对称的PWM这对于电机控制中减少谐波至关重要。实操心得理解“事件”与“动作”的时序一个常见的误区是认为“计数器等于CMPA”这个事件一发生输出就立即改变。实际上这里有一个关键的硬件流水线延迟。动作是在事件发生的下一个TBCLK时间基准时钟边沿生效的。这意味着如果你在计数器等于CMPA的瞬间去读取输出引脚电平可能还未改变。在计算精确占空比和设置CMPA/B值时需要意识到这个单周期的延迟。例如若希望PWM在计数值为100时拉高你可能需要将CMPA设置为99取决于具体配置和同步情况。2.2 软件强制与影子寄存器机制除了由计数器事件自动触发AQ模块还提供了灵活的软件干预能力这主要通过AQSFRC和AQCSFRC寄存器实现。AQSFRC一次性软件强制寄存器OTSFA/OTSFB (Bits 2, 5): 写入1立即对输出A/B产生一次强制事件。ACTSFA/ACTSFB (Bits 1:0, 4:3): 定义上述强制事件发生时执行的动作清除、置位、翻转。关键特性OTSFA/B位是“一次性”的。你写入1后硬件会在事件触发后自动将其清零。这意味着你无法通过持续保持该位为1来持续强制输出它适用于需要瞬时同步或注入特定脉冲的场景。AQCSFRC连续软件强制寄存器CSFA/CSFB (Bits 1:0, 3:2): 提供持续的强制控制。设置为01强制低或10强制高时将覆盖所有由AQCTLA/B定义的事件动作使输出锁定在指定电平。设置为00或11则禁用强制。应用场景这在故障安全处理中非常有用。当系统检测到过流故障时可以立即通过AQCSFRC寄存器将PWM输出强制拉低或高阻实现纳秒级的硬件关断比等待软件中断处理要快得多。影子寄存器与AQCTLR控制寄存器对于AQCTLA/B、AQSFRC、AQCSFRC等寄存器ePWM模块普遍支持“影子-活动”双缓冲机制。AQCTLR寄存器控制这个机制SHDWAQAMODE/SHDWAQBMODE (Bits 4, 6): 置1启用对应通道的影子模式。此时CPU写入的是影子寄存器不会立即影响当前PWM生成。LDAQAMODE/LDAQBMODE (Bits 1:0, 3:2): 定义影子寄存器值加载到活动寄存器的时机可选在CTRZRO、CTRPRD或两者都行时加载。LDAQASYNC/LDAQBSYNC (Bits 9:8, 11:10): 进一步定义在同步信号SYNC到来时是否也触发加载。为什么需要影子寄存器在电机控制等实时系统中我们经常需要在下一个PWM周期开始时更新占空比CMPA/B值。如果直接写入活动寄存器若写入时机不当比如刚好在计数器等于CMPA值时可能导致当前周期波形出现毛刺或畸变。影子寄存器允许你在任何时间安全地更新配置值硬件会在你指定的、安全的时刻通常是周期开始或结束自动切换确保PWM波形的连续性和平滑性这是实现无感FOC等算法稳定运行的基础。避坑指南立即模式 vs 影子模式在调试初期为了直观看到配置效果可以先将SHDWAQAMODE设为0立即模式这样对AQCTLA的修改会立刻生效。但在最终产品代码中强烈建议启用影子模式并配置在CTRZRO或CTRPRD时加载。我曾遇到过因直接更新活动寄存器导致某个PWM周期异常变窄进而引起电机转矩脉动增大的问题。启用影子模式后问题消失。记住“立即”在实时控制中往往意味着“危险”。3. 死区生成子模块电力电子系统的“安全员”死区时间是插入到互补PWM信号如驱动同一桥臂上下两个MOSFET的EPWMxA和EPWMxB上升沿之间的一个短暂延迟。它的核心目的是防止“直通”Shoot-Through即上下管同时导通导致电源短路烧毁器件。DB模块就是这个关键安全功能的硬件执行者。3.1 死区控制寄存器DBCTL深度剖析DBCTL寄存器是死区模块的“大脑”配置极其灵活也相对复杂。我们逐字段拆解OUT_MODE (Bits 1:0): 输出模式控制这是决定死区模块工作模式的基础。00: 旁路模式。死区模块被完全绕过EPWMxA/B直接来自动作限定模块的输出。此模式下IN_MODE和POLSEL无效。用于不需要死区的场景。01: 仅下降沿延迟。A通道直通B通道经过下降沿延迟FED。适用于需要将EPWMxB作为带死区的互补信号场景。10: 仅上升沿延迟。A通道经过上升沿迟REDB通道直通。11: 完全使能。A通道经过REDB通道经过FED。这是最经典、最常用的互补带死区PWM生成模式。IN_MODE (Bits 5:4): 输入源选择此字段控制送入上升沿延迟器RED和下降沿延迟器FED的原始信号来源。00 (默认): EPWMxA In作为RED和FED的共同源。这是最标准的配置用于从单个AQ输出生成一对互补带死区的信号。01: EPWMxB In作为RED源EPWMxA In作为FED源。10: EPWMxA In作为RED源EPWMxB In作为FED源。11: EPWMxB In作为RED和FED的共同源。灵活性的体现IN_MODE允许你交叉选择输入源。例如配置OUT_MODE11全使能且IN_MODE10意味着A通道的原始信号来自AQ同时送给RED和FED但RED后的信号给A输出FED后的信号给B输出。这可以用来生成一些特殊的非对称波形。POLSEL (Bits 3:2): 极性选择在信号经过延迟后、输出前可以选择是否对其取反。00: 主动高 (AH)。都不取反。01: 主动低互补 (ALC)。A通道取反。10: 主动高互补 (AHC)。B通道取反。11: 主动低 (AL)。都取反。为什么需要这个不同的功率器件如IGBT或MOSFET及其驱动芯片对有效导通电平的要求可能不同高有效或低有效。POLSEL让你可以在硬件层面统一PWM逻辑而通过此寄存器适配最终的驱动电平无需修改软件逻辑或外部加反相器。OUTSWAP (Bits 13:12): 输出交换这是一个非常实用的功能它交换了A路径和B路径最终输出的目标。00: 不交换。01: OutB A路径信号。这会导致两个输出都是A路径信号经过RED或直通。10: OutA B路径信号。11: 交换OutA得到B路径信号OutB得到A路径信号。应用场景在PCB布局完成后有时可能发现EPWMxA引脚实际连接到了下管的驱动而EPWMxB连接到了上管驱动这与软件逻辑相反。此时无需飞线或修改软件只需配置OUTSWAP11即可在硬件模块内部完成信号交换极大提高了硬件设计的容错性。SHDWDBFEDMODE/SHDWDBREDMODE (Bits 11, 10) 与 LOADFEDMODE/LOADREDMODE (Bits 9:8, 7:6)这些位控制死区时间值DBRED和DBFED的影子加载模式其原理与AQ模块的影子寄存器完全相同。SHDW...MODE启用影子模式LOAD...MODE定义加载时机CTR0, CTRPRD等。务必为死区时间配置启用影子加载并在安全的时刻如周期点更新否则在运行中修改死区时间可能导致某个周期出现极窄或缺失的死区引发直通风险。HALFCYCLE (Bit 15): 半周期时钟使能这是一个性能优化位。置1时死区延迟计数器以TBCLK*2的频率工作。这意味着要达到相同的延迟时间你需要设置的DBRED/DBFED值可以减半。在需要非常精细的死区时间调整例如高分辨率ePWM模块下时这个功能可以扩展有效分辨率。3.2 死区时间寄存器DBRED与DBFEDDBRED (Rising Edge Delay): 上升沿延迟寄存器。定义输入信号上升沿到来后延迟多少个TBCLK或TBCLK/2若HALFCYCLE1周期才在输出端产生上升沿。它只延迟上升沿对下降沿无影响。DBFED (Falling Edge Delay): 下降沿延迟寄存器。定义输入信号下降沿到来后延迟多少个时钟周期才在输出端产生下降沿。它只延迟下降沿。计算死区时间假设TBCLK 100MHz (周期10ns)HALFCYCLE0。 若设置DBRED 50DBFED 30。对于A通道假设经过RED其上升沿将比原始信号上升沿延迟50 * 10ns 500ns。对于B通道假设经过FED其下降沿将比原始信号下降沿延迟30 * 10ns 300ns。 这样在桥臂切换时就自然形成了一个保护窗口。核心注意事项死区时间的设定依据死区时间不是随便设的它必须大于功率器件MOSFET/IGBT的关断时间Turn-off time并留有一定裕量通常20%-50%。这个时间可以在器件数据手册的开关特性表中找到。设得太短无法避免直通设得太长会降低输出电压利用率增加谐波。通常需要根据具体器件和驱动电路通过实验最终确定一个安全且高效的值。一个实用的方法是先用理论计算值如器件关断时间驱动传播延迟裕量然后在双脉冲测试平台上用示波器观察Vds/Id波形微调至既无直通电流尖峰又不过度牺牲效率。4. 故障联防与PWM斩波系统级保护与优化ePWM模块的强大不仅在于波形生成更在于其内置的、响应速度极快的保护机制和特殊波形处理能力。4.1 故障联防子模块寄存器精讲故障联防Trip-Zone, TZ模块是ePWM的“紧急制动系统”。它通过外部引脚TZ1-TZ6或内部数字比较器事件DCAEVT1/2, DCBEVT1/2接收故障信号并立即采取预设动作。TZSEL选择寄存器定义故障源OSHTx (Bits 8-13): 使能对应引脚为一次性One-Shot故障源。一次性故障一旦触发必须由软件手动清除通过TZCLR寄存器才能恢复。CBCx (Bits 0-5): 使能对应引脚为逐周期Cycle-By-Cycle故障源。逐周期故障在每个PWM周期开始时自动复位只要故障条件在周期开始时已消失下一个周期PWM就能正常输出。数字比较器事件DCAEVT1/2和DCBEVT1/2也可配置为故障源这实现了基于电流、电压等模拟量比较结果的硬件级保护速度远超软件中断。TZCTL控制寄存器定义故障动作当故障发生时TZCTL寄存器决定EPWMxA和EPWMxB的输出行为。TZA/TZB (Bits 1:0, 3:2): 针对传统TZ引脚故障定义对A/B输出的动作高阻Hi-Z、强制高、强制低、无动作。DCAEVT1/2, DCBEVT1/2 (Bits 4-11): 针对数字比较器事件故障分别定义对A/B输出的动作。关键设计选择高阻 vs 强制拉低在电机驱动中通常将故障动作配置为“强制拉低”。这是因为大多数驱动芯片的输入侧有下拉电阻高阻态可能导致输出不确定。而“强制拉低”能确保所有功率管被可靠关断。高阻态适用于需要外部电路控制总线状态或与其他模块进行“线与”逻辑的场景。TZFLG标志寄存器、TZCLR清除寄存器、TZFRC强制寄存器TZFLG只读标志位指示哪个故障源触发了事件OST,CBC,INT等。TZCLR写入1清除对应的故障标志。特别注意对于一次性OST故障必须清除标志位并确保故障条件已消失PWM输出才会根据TZCTL恢复如果配置为无动作或需要重新使能。TZFRC软件强制触发一个故障事件用于测试保护逻辑是否正常工作。TZEINT使能故障中断当故障发生时产生EPWMx_TZINT中断通知CPU。TZDCSEL数字比较事件选择寄存器这个寄存器定义了DCAEVT1/2和DCBEVT1/2这些内部故障事件的具体触发条件。它们来源于另一个强大的模块——数字比较器Digital Compare, DC。TZDCSEL可以配置事件在“DCAH高”、“DCAL低”或“DCAL高且DCAH低”等条件下触发实现了高度可配置的拟量保护门槛。4.2 PWM斩波子模块寄存器PCCTLPWM斩波Chopper模块是一个相对独立的功能用于生成高频载波对基波PWM进行调制其主要目的是驱动栅极驱动变压器或提供隔离电源的开关信号。CHPEN (Bit 0): 使能位。置1开启斩波功能。CHPFREQ (Bits 7:5): 斩波时钟频率选择。基于系统时钟SYSCLKOUT进行分频1-8分频产生载波频率。CHPDUTY (Bits 10:8): 斩波时钟的占空比以1/8为步进从12.5%到87.5%。OSHTWTH (Bits 4:1): 首次脉冲宽度。在斩波使能后的第一个脉冲会有一个较宽的“首脉冲”以确保变压器能可靠建立磁场。这个宽度可配置。工作原理当使能后原始的PWM波来自死区模块后会与一个高频的斩波载波由CHPFREQ和CHPDUTY定义进行逻辑与操作。输出结果是一系列高频脉冲其包络是原始PWM波形。这个高频脉冲串非常适合通过一个小型变压器进行隔离传输。实操心得斩波模块的配置与调试频率选择斩波频率通常选择在几百kHz到几MHz。频率太高变压器铁损增大频率太低变压器体积变大。需要根据驱动变压器的特性选择。占空比选择通常选择50%左右以获得对称的驱动电压。避免极端占空比如12.5%或87.5%可能导致变压器偏磁。首脉冲宽度这个参数至关重要。如果首脉冲太窄变压器可能无法在第一个周期就建立起足够的磁化电流导致后续脉冲传输失效。一般需要根据变压器电感量和驱动电压计算或通过实验观察驱动次级波形来调整。一个典型的起始值是8 * SYSCLKOUT/8即640ns 100MHz。注意斩波功能会显著增加开关损耗因为引入了高频开关仅当必须使用变压器隔离驱动时才启用。5. 寄存器配置实战从零生成一对中心对称带死区的互补PWM理论最终要服务于实践。下面我们以一个典型的电机控制应用为例展示如何从零配置ePWM1模块生成一对中心对称、带死区、受故障保护的互补PWM信号EPWM1A和EPWM1B。假设系统时钟SYSCLKOUT200MHzTBCLKSYSCLKOUTPWM频率为10kHz采用Up-Down计数模式死区时间为1us。5.1 时间基准与计数器配置这是所有配置的起点虽然不属于AQ/DB模块但必须首先正确设置。// 假设寄存器基址为 EPWM1_BASE // 1. 配置时基周期 (10kHz, Up-Down模式周期值 (TBCLK / (2 * PWM_Freq)) - 1) // TBCLK 200MHz, PWM_Freq 10kHz - TBPRD (200e6 / (2 * 10e3)) - 1 9999 EPWM1_BASE.TBPRD 9999; // 2. 配置时基控制寄存器 (TBCTL) // 计数模式增-减模式 (TBCTL[CTRMODE]00) // 相位指向0 (TBCTL[PHSEN]0, 独立运行) // 时钟预分频 /1 (TBCTL[HSPCLKDIV, CLKDIV]00) // 影子加载在CTR0时加载周期寄存器 (TBCTL[PRDLD]0) EPWM1_BASE.TBCTL.bit.CTRMODE TB_COUNT_UPDOWN; EPWM1_BASE.TBCTL.bit.PHSEN TB_DISABLE; EPWM1_BASE.TBCTL.bit.HSPCLKDIV TB_DIV1; EPWM1_BASE.TBCTL.bit.CLKDIV TB_DIV1; EPWM1_BASE.TBCTL.bit.PRDLD TB_SHADOW; // 注意TBPRD影子加载模式需配合TBCTL[SYNCOSEL]等此处为简化示例。5.2 动作限定模块配置目标是生成中心对称PWM。假设我们需要EPWM1A的占空比为40%。在Up-Down模式下上升沿由CAU事件增计数时等于CMPA控制下降沿由CAD事件减计数时等于CMPA控制。// 3. 配置比较器寄存器CMPA // 占空比 CMPA / TBPRD * 100% // 目标占空比40% - CMPA 0.4 * 9999 ≈ 3999.6取整4000 // 注意实际占空比可能因计数模式略有差异需根据波形微调。 EPWM1_BASE.CMPA 4000; // 4. 配置动作限定控制寄存器AQCTLA (启用影子模式) // 在CTR增计数等于CMPA时置高 (CAU10) // 在CTR减计数等于CMPA时拉低 (CAD01) // 在CTR等于0时无操作 (ZRO00) // 在CTR等于周期时无操作 (PRD00) // CMPB未使用CBU/CBD保持00无操作 EPWM1_BASE.AQCTLA.bit.CAU AQ_SET; EPWM1_BASE.AQCTLA.bit.CAD AQ_CLEAR; EPWM1_BASE.AQCTLA.bit.ZRO AQ_NO_ACTION; EPWM1_BASE.AQCTLA.bit.PRD AQ_NO_ACTION; EPWM1_BASE.AQCTLA.bit.CBU AQ_NO_ACTION; EPWM1_BASE.AQCTLA.bit.CBD AQ_NO_ACTION; // 5. 配置AQCTLB生成EPWM1B作为EPWM1A的互补信号 // 最简单的方式让EPWM1B在CTR等于CMPA时执行与A相反的动作翻转。 // 但更常见的做法是利用死区模块生成互补信号AQCTLB可以配置为与AQCTLA完全相同 // 或者配置为完全相反CAU清除CAD置位以生成原始互补对再由死区模块处理。 // 这里我们采用AQCTLB与AQCTLA相同的配置让死区模块负责生成最终互补输出。 EPWM1_BASE.AQCTLB.bit.CAU AQ_SET; EPWM1_BASE.AQCTLB.bit.CAD AQ_CLEAR; EPWM1_BASE.AQCTLB.bit.ZRO AQ_NO_ACTION; EPWM1_BASE.AQCTLB.bit.PRD AQ_NO_ACTION; EPWM1_BASE.AQCTLB.bit.CBU AQ_NO_ACTION; EPWM1_BASE.AQCTLB.bit.CBD AQ_NO_ACTION; // 6. 配置动作限定控制寄存器AQCTLR启用影子加载 // 启用A、B通道的影子模式并在CTR0时加载影子寄存器值。 EPWM1_BASE.AQCTLR.bit.SHDWAQAMODE AQ_SHDW_MODE; EPWM1_BASE.AQCTLR.bit.SHDWAQBMODE AQ_SHDW_MODE; EPWM1_BASE.AQCTLR.bit.LDAQAMODE AQ_LOAD_ON_CNT_ZERO; EPWM1_BASE.AQCTLR.bit.LDAQBMODE AQ_LOAD_ON_CNT_ZERO;5.3 死区模块配置目标为EPWM1A和EPWM1B插入1us的死区时间采用标准互补模式A通道上升沿延迟B通道下降沿延迟。// 7. 计算死区时间计数值 // TBCLK周期 1 / 200MHz 5ns // 目标死区时间 1us 1000ns // 所需计数值 1000ns / 5ns 200 // 设置上升沿延迟(RED)和下降沿延迟(FED)均为200个TBCLK周期。 EPWM1_BASE.DBRED 200; EPWM1_BASE.DBFED 200; // 8. 配置死区控制寄存器DBCTL // OUT_MODE 11: 完全使能A通道经过REDB通道经过FED。 // IN_MODE 00: 默认两个延迟器的输入都来自EPWMxA In (即AQCTLA的输出)。 // POLSEL 00: 主动高模式不取反。 // OUTSWAP 00: 不交换输出。 // 启用RED和FED的影子加载模式并在CTR0时加载。 // HALFCYCLE 0: 使用全周期时钟。 EPWM1_BASE.DBCTL.bit.OUT_MODE DB_FULL_ENABLE; EPWM1_BASE.DBCTL.bit.IN_MODE DB_IN_MODE_A_BOTH; EPWM1_BASE.DBCTL.bit.POLSEL DB_ACTV_HI; EPWM1_BASE.DBCTL.bit.OUTSWAP DB_DISABLE_SWAP; EPWM1_BASE.DBCTL.bit.SHDWDBFEDMODE DB_SHDW_MODE; EPWM1_BASE.DBCTL.bit.SHDWDBREDMODE DB_SHDW_MODE; EPWM1_BASE.DBCTL.bit.LOADFEDMODE DB_LOAD_ON_CNT_ZERO; EPWM1_BASE.DBCTL.bit.LOADREDMODE DB_LOAD_ON_CNT_ZERO; EPWM1_BASE.DBCTL.bit.HALFCYCLE DB_HALFCYCLE_DISABLE;关键点这里IN_MODE选择00意味着死区模块以AQCTLA的输出EPWMxA In作为唯一源。这个信号经过RED后送给OutA经过FED后送给OutB。而AQCTLB的输出在本配置中并未被使用。OutB的波形完全由AQCTLA的波形经FED后产生。这是一种常见的配置用于从单个PWM逻辑生成一对互补信号。5.4 故障联防模块配置配置TZ1引脚为逐周期CBC故障源触发时强制两个输出为低电平。// 9. 配置故障选择寄存器TZSEL // 使能TZ1为逐周期(CBC)故障源 EPWM1_BASE.TZSEL.bit.CBC1 1; // 10. 配置故障控制寄存器TZCTL // 当TZ1故障发生时强制EPWM1A和EPWM1B输出低电平 EPWM1_BASE.TZCTL.bit.TZA TZ_FORCE_LO; EPWM1_BASE.TZCTL.bit.TZB TZ_FORCE_LO; // 11. (可选)使能故障中断 EPWM1_BASE.TZEINT.bit.CBC 1;5.5 最终使能与验证// 12. 使能时基计数器 EPWM1_BASE.TBCTL.bit.CTRMODE TB_COUNT_UPDOWN; // 确保模式已设置 // 或者通过设置TBCTL[SWFSYNC]位软件同步启动或等待主同步事件。 // 验证步骤 // 1. 用示波器同时测量EPWM1A和EPWM1B引脚。 // 2. 应看到中心对称的PWM波形EPWM1A和EPWM1B互补且中间有1us的死区时间。 // 3. 测量EPWM1A高电平时间验证占空比是否为40%。 // 4. 将TZ1引脚拉低模拟故障观察两个PWM输出是否立即被强制为低电平。 // 5. 释放TZ1引脚观察PWM是否在下一个周期自动恢复CBC模式特性。6. 高级应用与疑难问题排查6.1 利用数字比较器实现硬件过流保护上述TZ配置使用的是外部引脚故障。更精确的过流保护可以通过内部数字比较器DC实现。假设我们使用ADC结果与一个设定值比较当电流超过阈值时由DC模块产生DCAEVT1事件。// 配置DC模块此处简化需参考DC模块寄存器 // 1. 配置DCTRIPSEL将ADC结果映射到DCAH/DCAL信号。 // 2. 配置DCCAPCTRL等设置比较功能和滤波。 // 3. 在TZSEL中使能DCAEVT1作为CBC或OST故障源。 EPWM1_BASE.TZSEL.bit.DCAEVT1 TZ_EVENT_CBC; // 例如作为逐周期故障 // 4. 在TZCTL中定义DCAEVT1触发时的动作。 EPWM1_BASE.TZCTL.bit.DCAEVT1 TZ_FORCE_LO; // 5. 在TZDCSEL中定义DCAEVT1的触发条件例如当DCAH为高时即ADC结果 设定值。 EPWM1_BASE.TZDCSEL.bit.DCAEVT1 DC_EVT_HIHI; // 假设DCAH高表示过流这种方式将保护响应时间从软件中断的微秒级缩短到硬件触发的纳秒级极大地提高了系统的可靠性。6.2 常见波形问题与寄存器级排查问题没有PWM输出。检查TBCTL.CTRMODE是否已使能计数非冻结状态TBPRD是否大于0AQCTLA/B是否配置了有效的动作非全00GPIO复用功能是否已正确配置为ePWM输出模式问题PWM输出恒定高或恒定低。检查AQCSFRC寄存器是否被意外置位强制输出为高或低TZ故障标志TZFLG是否被置位导致强制动作检查TZCLR寄存器清除故障标志。问题死区时间不正确或没有死区。检查DBCTL.OUT_MODE是否正确设置为11全使能DBRED和DBFED寄存器值是否已正确写入DBCTL.SHDWDBREDMODE/FEDMODE若启用影子模式是否在正确的时刻如CTR0加载用示波器双通道测量A和B的上升沿/下降沿延迟确认是RED还是FED未生效。问题占空比变化时波形出现毛刺或跳动。检查是否在影子模式下更新CMPA/B更新CMPA/B的时机是否在CTRPRD或CTR0附近如果是在中断中更新确保中断服务程序执行时间足够短避免错过影子加载窗口。检查AQCTLR中影子加载模式的配置。问题故障保护不动作。检查TZSEL寄存器是否已使能对应的故障源OSHTx或CBCxTZCTL中配置的故障动作是否为期望值如强制低故障输入引脚的电平是否正确低有效TZFLG寄存器中对应的故障标志位是否被置起如果使用数字比较器检查TZDCSEL和DC模块的配置是否正确。问题使用影子寄存器更新但新值似乎没生效。检查确认SHDW...MODE位已置1启用影子模式。确认LOAD...MODE配置的加载事件如CTR0确实发生了。可以在加载事件发生后读取活动寄存器如CMPA的阴影地址或直接读取对比写入的影子值看是否已加载。一个常见错误在立即模式下却以为自己在用影子模式或者反之。6.3 性能优化与最佳实践影子寄存器统一加载为了保持多个相关寄存器如CMPA,CMPB,DBRED,DBFED变化的同步性尽量将它们配置为在同一个事件如CTR0加载。这样可以避免因寄存器更新不同步导致的单个PWM周期波形畸形。利用高分辨率ePWM如果芯片支持高分辨率ePWMHRPWM可以通过DBREDHR和DBFEDHR寄存器实现亚纳秒级别的死区时间精细调整这对于优化高频开关电源的效率尤其有用。理解时钟域ePWM模块的TBCLK、系统时钟SYSCLKOUT以及外设时钟EPWMCLK之间的关系。任何对寄存器的写操作都需要考虑跨时钟域同步的延迟。在频繁更新寄存器的应用中这个延迟可能需要被纳入考量。仿真与调试充分利用CCS的寄存器查看器和实时变量监控功能。在调试复杂波形时可以先将PWM频率设低在调试器中单步运行观察计数器TBCTR变化时AQCTLA/B的动作事件是否按预期触发以及DBRED/DBFED计数器的工作情况。