外贸平台哪个网站最好,发布程序后网站有很多,建立内部网站需要多少钱,企业网络营销方案模板理论知识#xff1a; #xff08;1#xff09;状态机简写为FSM#xff08;Finite State Machine#xff09;#xff0c;也称为同步有限状态机。同步是指状态的变化都是在时钟的边沿发送变化#xff0c;有限值得是状态的个数是可数的。 #xff08;2#xff09;分类 1状态机简写为FSMFinite State Machine也称为同步有限状态机。同步是指状态的变化都是在时钟的边沿发送变化有限值得是状态的个数是可数的。 2分类Moore型状态机摩尔型、Mealy型状态机米利型 3在FPGA低速系统中如果状态机的状态个数小于四个可以用二进制码如果个数大于4个小于24个推荐使用独热码如果个数大于24个推荐使用格雷码。在FPGA高速系统中一律推荐独热码。 4 设计一个基于状态机的可乐机要求投币三元出一瓶可乐 1Visio视图 2Verilog代码 module fsm_cola(clk,reset_n,pi_money,po_cola);input clk;input reset_n;input pi_money;output reg po_cola;reg[2:0] state;parameter IDLE 3b001;parameter ONE 3b010;parameter TWO 3b100;//状态跳转设计always(posedge clk or negedge reset_n)if(!reset_n)state IDLE;else begincase(state)IDLE: beginif(pi_money)state ONE;else state state;endONE: beginif(pi_money)state TWO;else state state;endTWO: beginif(pi_money)state IDLE;else state state;enddefault:beginstate IDLE;endendcaseend//输出信号设计always(posedge clk or negedge reset_n)if(!reset_n)po_cola 1d0;else if((state TWO) (pi_money))po_cola 1d1;else po_cola 1d0;endmodule3仿真文件代码 timescale 1ns / 1psmodule fsm_cola_tb;reg clk;reg reset_n;reg pi_money;wire po_cola;fsm_cola fsm_cola_inst(.clk(clk),.reset_n(reset_n),.pi_money(pi_money),.po_cola(po_cola));initial clk 1d1;always #10 clk ~clk;initial beginreset_n 1d0;pi_money 1d0;#15;reset_n 1d1;#1500;$stop;endalways #200 pi_money ~ pi_money;endmodule4仿真波形