电子商务网站建设实训个人总结,商务网站怎么做,网站做qq链接,网站分析流程一、Cortex-A 处理器运行模式 Cortex-A9处理器有 9中处理模式#xff0c;如下表所示#xff1a; 九种运行模式 在上表中#xff0c;除了User(USR)用户模式以外#xff0c;其它8种运行模式都是特权模式#xff0c;在特权模式下#xff0c;程序可以访问所有的系统资源。这…一、Cortex-A 处理器运行模式 Cortex-A9处理器有 9中处理模式如下表所示 九种运行模式 在上表中除了User(USR)用户模式以外其它8种运行模式都是特权模式在特权模式下程序可以访问所有的系统资源。这几个运行模式可以通过软件进行任意切换也可以通过中断或者异常来进行切换。 大多数的应用程序运行在用户模式该模式下某些被保护的系统资源是不能被访问的要想访问这些受限的资源就必须进行模式切换。不过用户模式是不能直接进行切换的用户模式下需要借助异常来完成模式切换当要切换模式的时候应用程序可以产生异常在异常的处理过程中完成处理器模式切换。 当中断或者异常发生以后处理器就会进入到相应的异常模式中。每一种异常模式都有一组寄存器供异常处理程序使用以保证在进入异常模式以后用户模式下的寄存器不会被破坏。 二、Cortex-A 寄存器组 每一种运行模式都有一组与之对应的寄存器组。本节我们要讲的是 Cortex-A的内核寄存器组注意不是芯片的外设寄存器。 ARM架构提供了16 个32位的通用寄存器(R0~R15)供软件使用前15个(R0~R14)可以用作通用的数据存储R15是程序计数器PC用来保存将要执行的指令。ARM还提供了一个当前程序状态寄存器CPSRCurrent Program Status Register和一个备份程序状态寄存器SPSRSaved Program Status RegisterSPSR寄存器是CPSR寄存器的备份。这18个寄存器如下图所示 Cortex-A 寄存器 Cortex-A的每一种模式可见的寄存器包括15 个通用寄存器(R0~R14)、一个程序状态寄存器和一个程序计数器PC。在这些寄存器中有些是所有模式共用的同一个物理寄存器有一些是各模式自己所独立拥有的各个模式所拥有的寄存器如下图所示 九种模式所对应的寄存器 图中浅色字体的是与User模式所共有的寄存器蓝绿色背景的是各个模式所独有的寄存器。可以看出在所有的模式中低寄存器组(R0~R7)是共享同一组物理寄存器的只是一些高寄存器组在不同的模式有自己独有的寄存器比如FIQ模式下R8~R14是独立的物理寄存器。假如某个程序在FIQ模式下访问R13寄存器那它实际访问的是寄存器R13_fiq如果程序处于SVC模式下访问R13寄存器那它实际访问的是寄存器R13_svc。可见Cortex-A内核寄存器组成如下 34 个通用寄存器包括 R15 程序计数器(PC)这些寄存器都是 32 位的。8 个状态寄存器包括 CPSR 和SPSR。Hyp 模式下独有一个 ELR_hyp 寄存器。 1、通用寄存器 R0~R15是通用寄存器通用寄存器可以分为一下三类 未备份寄存器即R0~R7。备份寄存器即R8~R14。程序计数器PC即R15。 分别来看一下这三类寄存器 1未备份寄存器 未备份寄存器指的是R0~R7这 8个寄存器因为在所有的处理器模式下这8个寄存器都是同一个物理寄存器在不同的模式下这8 个寄存器中的数据就会被破坏。所以这8个寄存器并没有被用作特殊用途。 2备份寄存器 备份寄存器中的R8~R12这 5个寄存器有两种物理寄存器在快速中断模式下(FIQ)它们对应着Rx_irq(x8~12)物理寄存器其他模式下对应着Rx(8~12)物理寄存器。FIQ是快速中断模式看名字就是知道这个中断模式要求快速执行。FIQ模式下中断处理程序可以使用R8~R12寄存器因为FIQ模式下的R8~R12是独立的因此中断处理程序可以不用执行保存和恢复中断现场的指令从而加速中断的执行过程。 备份寄存器R13一共有 8个物理寄存器其中一个是用户模式(User)和系统模式(Sys)共用的剩下的7个分别对应 7种不同的模式。R13通常用来做为栈指针SP。基本上每种模式都有一个自己的R13物理寄存器应用程序会初始化R13使其指向该模式专用的栈地址这就是常说的初始化SP指针。 备份寄存器R14一共有 7个物理寄存器其中一个是用户模式(User)、系统模式(Sys)和超级监视模式(Hyp)所共有的剩下的6个分别对应6种不同的模式。R14也称为链接寄存器(LRLink Register)LR寄存器在ARM中主要用作如下两种用途 每种处理器模式使用R14(LR)来存放当前子程序的返回地址。如果使用BL或者BLX来调用子函数的话R14(LR)被设置成该子函数的返回地址在子函数中将R14(LR)中的值赋给R15(PC)即可完成子函数返回比如在子程序中可以使用如下代码 MOV PC, LR 寄存器 LR 中的值赋值给 PC实现跳转 或者可以在子函数的入口处将LR入栈 PUSH {LR} 将LR 寄存器压栈 在子函数的最后面出栈即可 POP {PC} 将上面压栈的LR 寄存器数据出栈给 PC 寄存器 当异常发生以后该异常模式对应的R14 寄存器被设置成该异常模式将要返回的地址。另外R14也可以当作普通寄存器使用。 3程序计数器 R15 程序计数器R15也叫做PCprogram counter在ARM状态下R15始终指向当前指令之前的八个字节在Thumb状态下它始终指向当前指令之前的四个字节这是因为ARM的流水线机制导致的。ARM处理器3级流水线取指-译码-执行这三级流水线循环执行比如当前正在执行第一条指令的同时也对第二条指令进行译码第三条指令也同时被取出存放在R15(PC)中。我们喜欢以当前正在执行的指令作为参考点也就是以第一条指令为参考点那么R15(PC)中存放的就是第三条指令换句话说就是R15(PC)总是指向当前正在执行的指令地址再加上2条指令的地址。对于32位的ARM处理器每条指令是 4个字节所以: R15 (PC)值 当前执行的程序位置 8 个字节。 2、程序状态寄存器 所有的处理器模式都共用一个CPSR物理寄存器因此CPSR可以在任何模式下被访问。CPSR是当前程序状态寄存器该寄存器包含了条件标志位、中断禁止位、当前处理器模式标志等一些状态位以及一些控制位。所有的处理器模式都共用一个 CPSR必然会导致冲突为此除了User和Sys这两个模式以外其他 7个模式每个都配备了一个专用的物理状态寄存器叫做SPSR(备份程序状态寄存器)当特定的异常中断发生时SPSR寄存器用来保存当前程序状态寄存器(CPSR)的值当异常退出以后可以用SPSR中保存的值来恢复CPSR。 因为User和Sys这两个模式不是异常模式所以并没有配备SPSR因此不能在User和Sys模式下访问SPSR会导致不可预知的结果。由于SPSR是CPSR的备份因此SPSR和CPSR的寄存器结构相同如下图所示 CSPR 寄存器 N(bit31)当两个补码表示的有符号整数运算的时候N1表示运算对的结果为负数N0表示结果为正数。Z(bit30)Z1表示运算结果为零Z0表示运算结果不为零对于CMP指令Z1表示进行比较的两个数大小相等。C(bit29)在加法指令中当结果产生了进位则C1表示无符号数运算发生上溢其它情况下C0。在减法指令中当运算中发生借位则C0表示无符号数运算发生下溢其它情况下C1。对于包含移位操作的非加/减法运算指令C为移出值的最后一位对于其它非加/减运算指令C位的值通常不受影响。V(bit28)对于加/减法运算指令当操作数和运算结果为二进制的补码表示的带符号数时V1表示符号位溢出对于其他的非加/减法运算指令V的值通常不改变。Q(bit27)在ARMv5及以上版本的E系列处理器中用Q标志位表示增强的DSP运算指令是否发生了溢出在其他版本的处理器中Q标志位无意义。IT[1:0](bit26:25)和IT[7:2](bit15:bit10)一起组成IT[7:0]作为IF-THEN指令执行状态。J(bit24)仅ARM_v5TE-J架构支持J1表示处于Jazelle状态此位通常和T(bit5)位一起表示当前所使用的指令集如下表所示 指令类型 GE[3:0](bit19:16)SIMD指令有效大于或等于。IT[7:2](bit15:10)参考IT[1:0]。E(bit9)大小端控制位E1表示大端模式E0表示小端模式。A(bit8)禁止异步中断位A1表示禁止异步中断。I(bit7)I1禁止IRQI0使能IRQ。F(bit6)F1禁止FIQF0使能FIQ。T(bit5)控制指令执行状态表明本指令是ARM指令还是Thumb指令通常和J(bit24)一起表明指令类型参考J(bit24)位。M[4:0]处理器模式控制位含义如下表所示 处理器模式位