可提取
EXTRACT_ENABLE控制寄存器推断是否启用。通常，Vivado工具
提取或不提取基于启发式方法，通常有利于最大程度的
设计。如果Vivado的行为不符合预期，此属性将覆盖
工具的默认行为。如果有不希望的启用连接到CE引脚
触发器，此属性可以将其强制为D输入逻辑。相反，如果工具没有推断
RTL中指定的启用，此属性可以告诉工具将启用移动到
触发器的CE引脚。
这是用户在粒度级别上指示是否要启用逻辑的一种方式
控制路径或数据路径。
架构支持
所有设备。
适用对象
EXTRACT_ENABLE属性可以放置在单元、端口和网络上。
价值观
•TRUE（或YES）：启用将直接转到寄存器的启用引脚（CE）。
•FALSE（或NO）：启用不会到达寄存器的启用引脚（CE）。
Syntax
Verilog Example
(* extract_enable = "yes" *) reg my_reg;
VHDL Syntax
signal my_reg : std_logic;
attribute extract_enable : string;
attribute extract_enable of my_reg: signal is "no";
XDC Syntax
set_property EXTRACT_ENABLE yes [get_cells my_reg]
提取重置
EXTRACT_RESET控制寄存器是否推断重置。通常，Vivado工具会提取或
不基于通常对大多数设计有益的启发式方法提取重置。在里面
如果Vivado的行为不符合预期，此属性将覆盖默认值
工具的行为。如果触发器发生不希望的同步复位
属性可以将其强制为D输入逻辑。相反，如果工具没有推断出重置
在RTL中指定，此属性可以告诉工具将重置移动到专用
重置触发器。此属性只能用于同步重置；异步
此属性不支持重置。
这是一种用户在粒度级别上指示他们是否希望在控制上重置逻辑的方法
路径或数据路径。
架构支持
所有架构。
适用对象
EXTRACT_RESET属性可以放置在单元、端口和网络上。
价值观
•TRUE（或YES）：启用将直接转到寄存器的引脚（R）。
•FALSE（或NO）：复位不会到达寄存器的复位引脚（R）
EXTRACT_RESET控制寄存器是否推断重置。通常，Vivado工具会提取或
不基于通常对大多数设计有益的启发式方法提取重置。在里面
如果Vivado的行为不符合预期，此属性将覆盖默认值
工具的行为。如果触发器发生不希望的同步复位
属性可以将其强制为D输入逻辑。相反，如果工具没有推断出重置
在RTL中指定，此属性可以告诉工具将重置移动到专用
重置触发器。此属性只能用于同步重置；异步
此属性不支持重置。
这是一种用户在粒度级别上指示他们是否希望在控制上重置逻辑的方法
路径或数据路径。
架构支持
所有架构。
适用对象
EXTRACT_RESET属性可以放置在单元、端口和网络上。
价值观
•TRUE（或YES）：启用将直接转到寄存器的引脚（R）。
•FALSE（或NO）：复位不会到达寄存器的复位引脚（R）
Syntax
Verilog Example
(* extract_reset = "yes" *) reg my_reg;
VHDL Syntax
signal my_reg : std_logic;
attribute extract_reset : string;
attribute extract_reset of my_reg: signal is "no";
XDC Syntax
set_property EXTRACT_RESET yes [get_cells my_reg]
 总结（九）)
![Pytest单元测试系列[v1.0.0][Pytest基础]](http://pic.xiahunao.cn/Pytest单元测试系列[v1.0.0][Pytest基础])
