数模混合的模块，layout需要现将数字的def给到pr。
一：经常会有顶层线net和dig_top内部pin名字不一样的情况，这个时候就需要飞pin。
飞pin flow：
1.在顶层需要xl正确，带net信息的metal到dig_top boundary边缘。
2.创建带prboundary的dig_top cell，飞pin需要有create的prboundary。将dig_top的cell type切换为macrosoft。"CIW-->Tools-->选中dig_top-->Set cell type-->softMacro "。在layout界面左下角，objects中勾选Soft Blocks。
3.在TOP层选中dig_top cell,Edit选择Level-1 PINs,Attributes 选择Top-Level Route A
二：aucdl flow
数模混合的芯片，再模拟给数字def后，数字会基于def信息，返回给到dig_top.gds & dig_top.cdl ，需要进行aucdl flow来验证lvs。
1.如何生成aucdl
将dig_top symbol copy 为auCdl --> Edit Properties --> Cellview(Shift+Q) --> NAME -->CDL_NETLIST_FILE -->Value为PR给到的网表文件，后缀一般为cdl.net.spi。--> add
2.设置connect by name
EDIT -->CDL --> Cell -->Base -->Simulation Information --> netlistProcedure = ansCdlHnIPrintInst 该设置会将设置为connect by name且不受其他设置影响。
也可以将该值删掉，受全局控制。
可以设置环境变量，envSetVal("auCore.misc" "createNetlistProc" 'boolean nil) 会将netlistPrecedure 值默认为nil。
三 :PV 验证
如果模块内部用到IP，分为两种方式，1.给gds信息，直接导入cell run pv。 2. 由厂家IP merge，在交付数据后会在厂家进行ip merge操作，需要查看ipmerge前后两次PV的验证报告。
pv 类型：ANT DRC LVS （必须） 还有floating_metal ipboundary(如果采用ipmerge) DRC_DUMMY_CHECK ESD LATCHUP等等，根据不同工艺 厂商会有不同。
