rk3568时钟驱动 正在施工
RK3568时钟
┌─────────────┐
│ 外部晶振 │ ←— xin24m, xin32k (输入时钟)
└─────────────┘│▼
┌─────────────┐
│ PLLs │ ←— APLL, GPLL, CPLL, NPLL, VPLL, DPLL, PPLL, HPLL
└─────────────┘│▼
┌──────────────────────────┐
│ 时钟分频器 & 多路选择器 │←— MUX + DIViders
└──────────────────────────┘│▼
┌────────────────────────┐
│ 各个时钟域(PD) & 模块 │←— PD_CORE, PD_GPU, PD_NPU, PD_DDR, PD_VI...
└────────────────────────┘│▼
┌────────────────────────┐
│ 门控时钟 & 外设输出 │←— UART, I2S, HDMI, USB, PCIe, GPU, NPU...
└────────────────────────┘
)
