2025-10-12
之前做到了“ELF文件和链接”这一节,今天重新回想一下接着往下做。
发现做到了“用RTL实现最简单的处理器”这里,verilog已经写完了,但是用verilogtor搭建得仿真环境有点问题,明天再研究吧
之前做到了“ELF文件和链接”这一节,今天重新回想一下接着往下做。
发现做到了“用RTL实现最简单的处理器”这里,verilog已经写完了,但是用verilogtor搭建得仿真环境有点问题,明天再研究吧
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.mzph.cn/news/935759.shtml
如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈email:809451989@qq.com,一经查实,立即删除!