完整教程：FPGA学习笔记——图像处理之亮度调节（Gamma）

目录

一、任务

二、Gamma

1.表达式

三、代码

1.v文件

（1）gamma_adjust.v

（2）gamma.v

2.仿真文件

（1）tb.v

（2）video_source.v

四、实验现象

---

一、任务

将下面这幅图片进行亮度调节，用gamma来校正亮度调节。

---

二、Gamma

        Gamma校正是一种非线性亮度调整技术（一定程度上还能够调节对比度），通过对图像像素值进行幂律变换，校正显示系统的非线性响应特性。其数学表达式为：

1.表达式

Vout = Vin^γ

Vin：输入亮度值（归一化到0-1）

Vout：输出亮度值

γ（Gamma）：校正系数

CRT/LCD等显示设备的亮度响应天生就是非线性的（近似γ≈2.2），需要进行补偿。

思路：根据表达式，γ是近似2.2，这里就可以有两种方法：1.把2.2约等于2（我这里就是这种做法）2.将0~255的2.2次方做成查找表（用AI生成）。

方法一：将输入的值平方以后，再除以255，得到调整后的图像数据。

方法二：将输入的值，在查找表里面查找，是哪个值就输出那个处理后的值。

---

三、代码

1.v文件

（1）gamma_adjust.v

`timescale 1ns / 1ps
module gamma_adjust(
input             clk         ,
input             rst_n       ,
input      [7:0]  i_rgb888    ,
output reg [7:0]  o_rgb888
);
reg     [15:0]  product ;
reg [7:0]   lut [255:0] ;
always @(posedge clk) begin
if(!rst_n)
product <= 0;
else
product <= (i_rgb888 * i_rgb888)/255;
end
always@(posedge clk) begin
if(!rst_n)
o_rgb888 <= 0;
else
o_rgb888 <= product[7:0];
end
endmodule

（2）gamma.v

`timescale 1ns / 1ps
module gamma(
input           clk         ,
input           rst_n       ,
input   [7:0]   scale       ,
input   [23:0]  i_rgb888    ,
input           i_vsync     ,
input           i_hsync     ,
input           i_vaild     ,
output  [23:0]  o_rgb888    ,
output          o_vsync     ,
output          o_hsync     ,
output          o_vaild
);
reg [1:0]   i_vsync_r;
reg [1:0]   i_hsync_r;
reg [1:0]   i_vaild_r;
//红色
gamma_adjust gamma_adjust_u1(
.  clk        (clk),
.  rst_n      (rst_n),
.  i_rgb888   (i_rgb888[23:16]),
.  o_rgb888   (o_rgb888[23:16])
);
//绿色
gamma_adjust gamma_adjust_u2(
.  clk        (clk),
.  rst_n      (rst_n),
.  i_rgb888   (i_rgb888[15:8]),
.  o_rgb888   (o_rgb888[15:8])
);
//蓝色
gamma_adjust gamma_adjust_u3(
.  clk        (clk),
.  rst_n      (rst_n),
.  i_rgb888   (i_rgb888[7:0]),
.  o_rgb888   (o_rgb888[7:0])
);
//同步打拍，否则图像会平移
always @(posedge clk) begin
i_vsync_r <= {i_vsync_r[0],i_vsync};
i_hsync_r <= {i_hsync_r[0],i_hsync};
i_vaild_r <= {i_vaild_r[0],i_vaild};
end
assign o_vsync = i_vsync_r[1];
assign o_hsync = i_hsync_r[1];
assign o_vaild = i_vaild_r[1];
endmodule

2.仿真文件

（1）tb.v

`timescale 1ns / 1ps
module tb();
reg clk = 0;
reg rst_n = 0;
wire  [23:0]  i_rgb888;
wire  [23:0]  o_rgb888;
wire    i_vaild;
wire    o_vaild;
always #10 clk = ~clk;
initial begin
#100;
rst_n = 1;
end
gamma gamma_u(
. clk      (clk)   ,
. rst_n    (rst_n)   ,
. scale    (140)   ,
. i_rgb888 (i_rgb888)   ,
. i_vsync  ()   ,
. i_hsync  ()   ,
. i_vaild  (i_vaild)   ,
. o_rgb888 (o_rgb888)   ,
. o_vsync  ()   ,
. o_hsync  ()   ,
. o_vaild  (o_vaild)
);
video_source video_source_u(
.         pclk      (clk)   ,
.         rstn      (rst_n)  ,
//----图像输出----------------------
. source_de_o (i_vaild) ,
. source_data_o (i_rgb888),
//----图像输入----------------------
.  de_i        (o_vaild) ,
.  data_i       (o_rgb888)
);
endmodule

（2）video_source.v

`timescale 1ns / 1ps
`define VIDEO_1280_720
module video_source#(
parameter   VSYNC=720,
HSYNC=1280,
DELAY1=50_000_000              //鍥惧儚澶勭悊寤惰繜
)(
input          pclk         ,
input          rstn         ,
//----鍥惧儚杈撳嚭----------------------
output  reg    source_de_o  ,
output [23:0]  source_data_o,
//----鍥惧儚杈撳叆----------------------
input          de_i         ,
input [23:0]   data_i
);
//1280X720 74.25MHZ
`ifdef  VIDEO_1280_720
parameter  H_ACTIVE 		= 1280;// 琛屾暟鎹湁鏁堟椂闂?
parameter  H_FRONT_PORCH 	= 110; // 琛屾秷闅愬墠鑲╂椂闂?
parameter  H_SYNC_TIME 		= 40;  // 琛屽悓姝ヤ俊鍙锋椂闂?
parameter  H_BACK_PORCH 	= 220; // 琛屾秷闅愬悗鑲╂椂闂?
parameter  H_POLARITY       = 1;   // 琛屽悓姝ユ瀬鎬?
parameter  V_ACTIVE 		= 720; // 鍒楁暟鎹湁鏁堟椂闂?
parameter  V_FRONT_PORCH 	= 5;   // 鍒楁秷闅愬墠鑲╂椂闂?
parameter  V_SYNC_TIME  	= 5;   // 鍒楀悓姝ヤ俊鍙锋椂闂?
parameter  V_BACK_PORCH 	= 20;  // 鍒楁秷闅愬悗鑲╂椂闂?
parameter  V_POLARITY       = 1;   // 鍦哄悓姝ユ瀬鎬?
`endif
localparam addr_size=HSYNC*VSYNC*3+54;    //鎬诲瓧鑺傛暟
//鏂囦欢鍚?
integer bmp_file_id;
integer bmp_dout_id;
//鏂囦欢鍙ユ焺
integer h;
reg		[7:0]	rd_data  [addr_size-1:0];      //鏍规嵁鑷繁鍥剧墖澶у皬    BMP鏍煎紡涓猴細浣嶅浘鏂囦欢澶达紙14瀛楄妭锛?+浣嶅浘淇℃伅澶达紙40瀛楄妭锛?+瀹為檯鍍忕礌鐐瑰崰鍐呭瓨
reg		[7:0]	wr_data  [addr_size-1:0];
integer i=0;
integer    addr_rd=54;
integer    addr_wr=54;
initial begin
bmp_file_id = $fopen("D:/intelFPGA_lite/haiyunjiexun/text_Vivado/image_isp/image_1.bmp","rb");          //鎵撳紑鍘熷鍥惧儚
bmp_dout_id = $fopen("D:/intelFPGA_lite/haiyunjiexun/text_Vivado/image_isp/image_1_out.bmp","wb");     //鎵撳紑杈撳嚭鍥惧儚
h = $fread(rd_data,bmp_file_id);                                   //璇诲彇bmp鏂囦欢     璇诲彇鍒扮殑鏁版嵁灏嗕細渚濇鏀惧叆rd_data涓?
$fclose(bmp_file_id);                                              //璇诲彇瀹屾瘯
#DELAY1  ;                                                             //鍥惧儚澶勭悊寤惰繜
for(i = 0; i = addr_size-3)
addr_rd= addr_size-3)
addr_wr (H_SYNC_TIME + H_BACK_PORCH -1)) &&   (cnt_h  (V_SYNC_TIME + V_BACK_PORCH-1)) && (cnt_v <= (V_SYNC_TIME + V_BACK_PORCH + V_ACTIVE-1)))
source_de_o<=1;
else
source_de_o<=0;
end
always@(posedge pclk)begin
if(!rstn)
cnt_h<=0;
else if(cnt_h == H_TOTAL_TIME-1)
cnt_h<=0;
else
cnt_h<=cnt_h+1;
end
always@(posedge pclk)begin
if(!rstn)
cnt_v<=0;
else if(cnt_h == H_TOTAL_TIME-1)begin
if(cnt_v == V_TOTAL_TIME-1)
cnt_v<=0;
else
cnt_v<=cnt_v+1;
end
end
endmodule

---

四、实验现象

---

以上就是图像增强之亮度调节（Gamma）。（如果有错误的地方，还请大家指出来，谢谢！）