数字电路-可预置倒计时器Multisim仿真

数字电路之于FPGA意义重大。本可预置倒计时器设计采用40106作为振荡电路，由74LSl92、74LS47D和七段共阴数码管构成计时电路，具有启动/预置、暂停/继续计时和报警功能。紫色文字是超链接，点击自动跳转至相关博文。持续更新，原创不易！

一、电路简介

本设计采用40106作为振荡电路，由74LS192、74LS47D和七段共阳数码管构成计时电路，具有启动/预置、暂停/继续计时和报警功能。电路框图：

电路由秒脉冲发生器、计数器、译码器、显示电路、声光报警电路和辅助控制电路五部分组成。其部分电路如下图所示，仿真原文件下载移步：可预置倒计时器Multisim仿真。

秒脉冲发生器由40106和外接元件R1、C1构成多谐振荡器。输出脉冲的频率f ≈ 1Hz即1秒。

仿真设置如下图，否则振荡器不工作。

1）计数器由两片74LS192同步十进制可逆计数器构成。

2）利用减计数PARALLEL LOAD = 1，RESET = 0，CLOCK DOWN = 1，实现计数器按8421码递减进行减计数。并且利用借位输出端BO与下一级的CLOCK DOWN连接，实现计数器之间的级联。

3）利用预置数PARALLEL LOAD端实现异步置数。

4）当RESET = 0，且PARALLEL LOAD = 0时，不管CLOCK UP和CLOCK DOWN时钟输入端的状态如何，将使计数器的输出等于并行输入数据，即Q3Q2Q1Q0 = D3D2D1D0。

本电路由译码驱动74LS47D和7段共阳数码管组成。74LS47D译码驱动器具有以下特点：内部上拉输出驱动，有效高电平输出，内部有升压电阻而无需外接电阻。

完成计时器的开始/预置计时、暂停/继续计时、声光报警等功能。控制电路由U9组成。

1）S1：倒计时设置按钮，99秒内均可预先设置。

2）S2：启动/预置按钮。

（1）按动S2，倒计时开始。当计时器递减到0时，控制电路发出声光报警，计时器恢复到预置状态。

（2）当计时器未递减到0时，按动S2，计时器恢复到预置状态。

3）S3：暂停/继续按钮。按动S3计时器暂停计时，显示器保持不变；当再次按动S3，计时器继续累计计时。

也可以将74LS47D更改为4511，此时数码管更改为七段共阴数码管，部分电路如下图所示。

学习数字电路对于理解和掌握FPGA（Field Programmable Gate Array现场可编程门阵列）设计至关重要。

基础理解	数字电路是构成FPGA设计的基础。用于了解逻辑门、触发器、译码器等基础元件的工作原理，这些元件在FPGA中以可编程逻辑单元的形式实现。
设计思路	数字电路设计培养了一种系统化的思维方式，对于设计FPGA电路非常有用。
时序分析	对数字电路时序的深入理解将帮助你优化FPGA设计，避免时序违规。
硬件描述语言	数字电路的知识将使你能够更有效地编写和理解解硬件描述语言。
故障排除和调试	在调试FPGA设计时将能够更快地识别和解决问题。