集成电路（Integrated Circuit，IC）整个设计流程包括：电路设计、晶圆制造、晶圆测试、IC封装、封装后测试。
IC测试目的：一、确认芯片是否满足产品手册上定义的规范；二、通过测试测量，确认芯片可以正常工作的边界条件，即对芯片进行特性化分析。
特性化分析一般在芯片设计阶段进行，是为了确认产品的规格，明确产品正常工作的条件而进行的测试。
集成线路测试系统一般包含通道包括：数字通道（一般为PMU或PPMU）、高压通道/模拟通道（AVI）、波形采集器（DGT）、波形发生器（AWG）、继电器控制位（CBIT）、器件供电单元（DPS）、时间测量单元（TMU）。
集成电路直流参数测试
数字电路主要包括开短路测试、漏电流测试、电源电流测试、输出电平测试等
1、开短路测试
开短路测试（Open/Short Test）又叫连接性测试。
目的：
主要检测产品在封装过程中由于制造缺陷而导致的DUT本身的开短路问题
该测试项属于初始检测项目，可以最快速度将具有此种缺陷的产品筛选出来，同时使用此方法也可以检查ATE设备与DUT之间的电气连接是否正常。
原理：开短路测试主要是通过DUT引脚本身的保护二极管来完成的。通常在集成电路的设计过程中，为保护输入、输出引脚，避免其受到静电放电（ESD）或其他过压情况导致的损坏，通常会在引脚与地之间加入一个保护二极管，有些电路也会在引脚与电源之间加入保护二极管，这些保护二极管在电路正常工作时是反向截止的，不会对电路的正常工作造成影响。
开短路测试就是借助这些保护二极管进行的。测量时，将所有管脚接地，包括电源关键，然后施加一个微弱的电流，这个电流就会使保护二极管正向导通，通过测量这个二极管的导通压降，就可以判断被测引脚的开短路状态。
根据欧姆定理可得：U=I*R。当被测引脚短路时，R接近于0，测得电压也趋近于0；当被测器件开路（断路）时，R趋近于无穷大，测得电压也会很大，这时就需要对电压进行 嵌位，防止电压过大导致测试设备和被测器件损坏。
硅衬底正向导通压降一般在0.6~0.7之间，锗二极管一般在0.4左右。
实际测试过程中，通过控制电流方向来测试对地或对电源的保护二极管。测试对地二极管施加的电流为-100uA，方向为负，电流为拉电流，电流方向为被测器件地端流向ATE；测试对电源的保护二极管，施加电流为100uA，方向为正，电流为灌电流，电流方向为ATE设备流入被测器件电源端。
2、漏电流测试
原理
理想状态下，集成电路的输入引脚或具有三态输出的引脚对于电源和地的电阻非常大，当对这些引脚施加电压时，只会有很小的电流流入或流出这些引脚。这些电流称为漏电流。
目的
漏电流测试目的是为了将漏电流异常产品剔除出来
测试方法
根据产品手册或对应规范，对器件引脚施加对应电压，然后测量其流入或流出的电流是否满足设计的相应规范。
针对数字电路，有相应的输入低电平漏电流（IIL）、输入高电平漏电流（IIH）、输出高阻态漏电流（IOZH/IOZL）。
IIL测试过程
（1）设置电源电压为规范电压，GND接地
（2）除被测引脚外，其他引脚施加高电平电压
（3）被测引脚施加低电平电压，此时测得电流为IIL
IIH测试过程
（1）设置电源电压为规范电压，GND接地
（2）除被测引脚外，其他引脚施加低电平电压
（3）被测引脚施加高电平电压，此时测得电流为IIH
如果电路具有上拉或者下拉结构，其漏电流表现会存在差异，需要更具产品规范进行确认。比如CMOS电路输入引脚一般有三种结构：
（1）输入引脚到电源端和地端没有上拉或者下拉电阻
这时引脚对电源和地处于高阻状态，此时输入高电平漏电流和输入低电平漏电流都很小通常为正负几个微安或更小。
（2）输入引脚与电源端存在单端上拉结构，对地为高阻状态
此时，输入高电平漏电流表现与无上下拉电阻无差异。但输入低电平时，由于电源端与输入引脚之间存在电压差和电阻通路，其电流测试只会明显偏大，通常为几十到几百微安。其电流反向为从被测器件流向测试设备，结果为负值，是拉电流
（3）输入引脚与地端存在单端上拉结构，对电源为高阻状态
此时，输入低电平漏电流表现与无上下拉电阻无差异。但输入高电平时，由于地端与输入引脚之间存在电压差和电阻通路，其电流测试只会明显偏大，通常为几十到几百微安。其电流反向为从被测器件流向测试设备，结果为正值，是灌电流
