查找表的原理与结构：
      查找表（look-up-table）简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有 4位地址线的16x1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。
什么是竞争与冒险现象：
            在组合电路中，某一输入变量经过不同途径传输后，到达电路中某一汇合点的时间有先有后，这种现象称竞争；由于竞争而使电路输出发生瞬时错误的现象叫做冒险。（也就是由于竞争产生的毛刺叫做冒险）
判断方法：
代数法（如果布尔式中有相反的信号则可能产生
竞争和冒险现象）；
卡诺图：有两个相切的卡诺圈并且相切处没有被其他卡诺圈包围，就有
可能出现竞争冒险；
实验法：示波器观测；
解决方法：
1：加滤波电路，消除毛刺的影响；
2：加选通信号，避开毛刺；
3：增加冗余项消除逻辑冒险。