上升沿的检测

第一种方法

input  vsync;
reg vsync_r1;
reg vsync_r2;
wire vsync_rise;
wire vsync_r2_n;
always@(posedge clk)
beginvsync_r1 <= vsync;vsync_r2 <= vsync_r1;
end
assign vsync_r2_n = ~vsync_r2;
assign vsync_rise = vsync_r1  &  vsync_r2_n ;

第二种方法

reg [1:0] r_spi_clk_edge = 2'b00;
always@(posedge i_clk)
beginr_spi_clk_edge <= {r_spi_clk_edge[0],i_spi_clk};
end

欢迎关注我，关于FPGA的问题欢迎留言讨论！