VHDL操作符
省略操作符
一般的，为了简化表达和位数不定情况下的赋值，可使用短语（OTHERS => X）,
这是一个省略赋值操作符，它可以在较多位的位矢量赋值中做省略化的赋值，如有：SIGNAL d1 :STD_LOGIC_VECTOR(4DOENTO 0);...d1 <= (OTHERS => '1');
等同于：d1 <= "1111"
KEEP属性应用
往往由于此信号是模块内部临时性信号或数据通道，在经逻辑综合和优化后被精简除名了，于是在仿真信号中便无法找到此信号，也就无法在仿真波形中观察到此信号。为了解决这个问题，可以使用KEEP属性，通过对关心的信号定义KEEP属性，告诉综合器吧此信号保护起来，不要删除或优化掉，从而此信号能完整的出现在仿真信号中。
)
