数值的表示和运算

一方面，数字的表示格式必须有足够的精度;另一方面，数字的表示格式必须考虑数字的表示方法。

无符号

无符号的VHDL描述

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
entity top is
--  Port ( );PORT (a     : IN STD_LOGIC_VECTOR(7 DOWNTO 0);b     : IN STD_LOGIC_VECTOR(7 DOWNTO 0);sum   : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);carry : OUT STD_LOGIC       );
end top;architecture Behavioral of top is
SIGNAL tmp : STD_LOGIC_VECTOR(8 DOWNTO 0);
beginsum <= tmp(7 DOWNTO 0);carry <= tmp(8);tmp <= CONV_STD_LOGIC_VECTOR ((CONV_INTEGER(a) + CONV_INTEGER(b)),9);end Behavioral;

激励文件

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity test_VHDL is
--  Port ( );
end test_VHDL;architecture Behavioral of test_VHDL is
COMPONENT topPORT (a