ISERDES Guidelines

ISERDES模块的作用在于实现高速源同步输入数据的串并转换。
OSERDES模块的作用在于实现高速源同步输出数据的并串转换。

SERDES支持SDR和DDR两个模式。
SDR模式支持2、3、4、5、6、7、8bit位宽；
DDR模式支持4、6、8bit位宽，10或14bit位宽需要两个模块级联。
Bitslip模块可以使设计者重新排列输入的并行数据，可用于源同步。

   ISERDESE2 #(.DATA_RATE("DDR"),           // DDR, SDR.DATA_WIDTH(4),              // Parallel data width (2-8,10,14).DYN_CLKDIV_INV_EN("FALSE"), // Enable DYNCLKDIVINVSEL inversion (FALSE, TRUE).DYN_CLK_INV_EN("FALSE"),    // Enable DYNCLKINVSEL inversion (FALSE, TRUE)// INIT_Q1 - INIT_Q4: Initial value on the Q outputs (0/1).INIT_Q1(1'b0),.INIT_Q2(1'b0),