AMBA® AXI 协议v1.0 规范

第 1 章 引言
本章描述了 AXI 协议的架构以及协议定义的基本事务。它包含以下部分：
关于 AXI 协议 第 1-2 页
架构 第 1-3 页
基本事务 第 1-7 页
附加功能 第 1-11 页

1.1 关于 AXI 协议

AMBA AXI 协议针对高性能、高频率的系统设计，包含多种特性，使其适用于高速亚微米互连。
最新一代 AMBA 接口的目标是：

• 适用于高带宽和低延迟设计

• 无需使用复杂桥接即可实现高频操作

• 满足广泛组件的接口要求

• 适用于具有高初始访问延迟的存储器控制器

• 在互连架构实现上提供灵活性

• 向后兼容现有的 AHB 和 APB 接口。

AXI 协议的关键特性包括：

• 地址/控制阶段与数据阶段分离

• 支持使用字节选通进行非对齐数据传输

• 基于突发的事务，仅发布起始地址

• 独立的读写数据通道，以实现低成本直接内存访问

• 能够发布多个未完成地址

• 支持事务乱序完成

• 易于添加寄存器级以达成时序收敛。

除了数据传输协议外，AXI 协议还包括用于低功耗操作信号的可选扩展。

1.2 架构

AXI 协议基于突发传输。每个事务在地址通道上都有地址和控制信息，用于描述待传输数据的性质。数据在主设备（Master）和从设备（Slave）之间使用通往从设备的写数据通道或通往主设备的读数据通道进行传输。在写事务中（所有数据从主设备流向从设备），AXI 协议还有一个额外的写响应通道，允许从设备向主设备发出写事务完成信号。

AXI 协议支持：

• 在实际数据传输之前发出地址信息

• 支持多个未完成事务

• 支持事务的乱序完成。

图 1-1 显示了读事务如何使用读地址通道和读数据通道。

图 1-2（第 1-4 页）显示了写事务如何使用写地址通道、写数据通道和写响应通道。

1.2.1 通道定义

图 1-2 写操作的通道架构
五个独立的通道各自由一组信息信号组成，并使用双向的VALID和READY握手机制。
信息源使用VALID信号来指示通道上何时有有效的数据或控制信息可用。目的地使用READY信号来指示其何时可以接受数据。读数据通道和写数据通道都包含一个LAST信号，用于指示事务中最后一个数据项的传输何时发生。

读地址通道和写地址通道
读事务和写事务各有其自己的地址通道。相应的地址通道携带事务所需的所有地址和控制信息。AXI 协议支持以下机制：

• 可变长度突发，每突发 1 到 16 次数据传输

• 传输大小为 8-1024 位的突发

• 回环式、递增式和非递增式突发

• 使用独占或锁定访问的原子操作

• 系统级缓存和缓冲控制

• 安全及特权访问。

读数据通道
读数据通道将读数据以及任何读响应信息从从设备传回主设备。读数据通道包括：

• 数据总线，宽度可以是 8、16、32、64、128、256、512 或 1024 位

• 一个指示读事务完成状态的读响应信号。

写数据通道
写数据通道将写数据从主设备传送到从设备，包括：

• 数据总线，宽度可以是 8、16、32、64、128、256、512 或 1024 位

• 每 8 位数据线对应一个字节通道选通信号，指示数据总线的哪些字节有效。
  写数据通道信息始终被视为已缓冲，因此主设备可以在从设备未确认先前写事务的情况下执行写事务。

写响应通道
写响应通道为从设备提供了一种响应写事务的方式。所有写事务都使用完成信号。
完成信号对每个突发产生一次，而不是对突发内的每个独立数据传输产生。

1.2.2 接口与互连

一个典型的系统由多个主设备和从设备通过某种形式的互连连接而成，如图 1-3 所示。

AXI 协议提供了一个单一的接口定义，用于描述：

• 主设备与互连之间的接口

• 从设备与互连之间的接口

• 主设备与从设备之间的接口。

此接口定义支持多种不同的互连实现。设备之间的互连等效于另一个设备，它具有对称的主端口和从端口，实际的主设备和从设备可以连接到这些端口。

大多数系统使用以下三种互连方法之一：

• 共享地址和数据总线

• 共享地址总线和多条数据总线

• 多层结构，具有多条地址和数据总线。

在大多数系统中，地址通道的带宽需求明显低于数据通道的带宽需求。此类系统可以通过使用共享地址总线和多条数据总线来实现并行数据传输，从而在系统性能和互连复杂性之间取得良好的平衡。

寄存器片
每个 AXI 通道仅在一个方向上传输信息，并且各通道之间不需要固定的时序关系。这一点很重要，因为它允许在任何通道中插入寄存器片，代价是增加一个周期的延迟。这使得可以在延迟周期和最大工作频率之间进行权衡。
在给定互连内的几乎任何点使用寄存器片也是可能的。在处理器和高速存储器之间使用直接、快速的连接是有利的，但可以使用简单的寄存器片来隔离通往性能要求不高的外围设备的较长路径。

1.3 基本事务

本节给出基本的 AXI 协议事务示例。每个示例都展示了 VALID 和 READY 握手机制。当 VALID 和 READY 信号都为高电平时，地址信息或数据的传输才会发生。示例在以下部分提供：

• 读突发示例

• 重叠读突发示例（第 1-8 页）

• 写突发示例（第 1-9 页）。

本节还描述了事务顺序（第 1-9 页）。

1.3.1 读突发示例

图 1-4 显示了一个包含四次传输的读突发。在此示例中，主设备驱动地址，从设备在一个周期后接受它。

注意
主设备还驱动一组控制信号，显示突发的长度和类型，但为了清晰起见，图中省略了这些信号。

地址出现在地址总线上后，数据传输在读数据通道上进行。从设备保持VALID信号为低电平，直到读数据可用。对于突发的最后一次数据传输，从设备断言 RLAST 信号以指示正在传输最后一个数据项。

1.3.2 重叠读突发示例

图 1-5 显示了主设备如何在从设备接受第一个地址之后驱动另一个突发地址。这使得从设备可以在完成第一个突发的同时开始并行处理第二个突发的数据。

1.3.3 写突发示例

图 1-6 显示了一个写事务。该过程从主设备在写地址通道上发送地址和控制信息开始。然后，主设备通过写数据通道发送每个写数据项。当主设备发送最后一个数据项时，WLAST 信号变为高电平。当从设备接受了所有数据项后，它会将一个写响应驱动回主设备，以指示写事务已完成。

1.3.4 事务顺序

AXI 协议支持事务的乱序完成。它为穿过接口的每个事务分配一个ID 标签。协议要求具有相同 ID 标签的事务必须按序完成，但具有不同 ID 标签的事务可以乱序完成。

乱序事务可以通过两种方式提高系统性能：

1. 互连可以使响应快速的从设备的事务在较慢从设备的早期事务之前完成。

2. 复杂的从设备可以乱序返回读数据。例如，后期访问的数据项可能比早期访问的数据更早从内部缓冲区中可用。

如果主设备要求事务按发出的顺序完成，则它们必须具有相同的 ID 标签。然而，如果主设备不要求事务按序完成，它可以为事务提供不同的 ID 标签，从而允许它们以任意顺序完成。

在多主设备系统中，互连负责为 ID 标签附加附加信息，以确保来自所有主设备的 ID 标签是唯一的。ID 标签类似于主设备编号，但有一个扩展，即每个主设备可以在同一端口内实现多个虚拟主设备，通过提供一个 ID 标签来指示虚拟主设备编号。

尽管复杂设备可以利用乱序功能，但简单设备不需要使用它。简单主设备可以用相同的 ID 标签发出每个事务，简单从设备可以按顺序响应每个事务，而不管 ID 标签如何。

1.4 附加功能

AXI 协议还支持以下附加功能：

突发类型
AXI 协议支持三种不同的突发类型，适用于：

• 普通内存访问

• 回绕式高速缓存行突发

• 流式数据到外围 FIFO 位置。
  详见第 4 章 寻址选项。

系统缓存支持
AXI 协议的缓存支持信号使主设备能够向系统级缓存提供事务的可缓冲、可缓存和可分配属性。
详见第 5-2 页的缓存支持。

保护单元支持
为了支持特权访问和安全访问，AXI 协议提供了三个级别的保护单元支持。
详见第 5-5 页的保护单元支持。

原子操作
AXI 协议定义了独占访问和锁定访问的机制。
详见第 6 章 原子访问。

错误支持
AXI 协议为地址解码错误和从设备生成的错误提供了错误支持。
详见第 7 章 响应信号。

非对齐地址
为了提高突发中初始访问的性能，AXI 协议支持非对齐的突发起始地址。
详见第 10 章 非对齐传输。