一、核心原理详解

1. 整体硬件原理

（1）硬件架构核心

STM32 单总线通信的必备硬件组成：STM32 GPIO（开漏输出）+ 外部10KΩ上拉电阻 + 全设备共地，各部分要求如下：

• GPIO 选择：任意通用 GPIO（推荐 PB0、PA0），无需复用 UART/I2C 外设，纯软件模拟时序；
• 上拉电阻：3.3V 系统选 10KΩ，5V 系统选 22KΩ，串联在总线与电源之间，保证总线空闲时为高电平；
• 布线要求：总线总长≤1 米（4800bps 下），优先星形布线，全设备严格共地（杜绝电平漂移，STM32 对电平敏感，共地是通信成功前提）；
• 保护可选：GPIO 与总线之间串联 100Ω 限流电阻，防止总线短路烧毁 STM32 引脚。

（2）STM32 GPIO 配置核心（开漏输出）

单总线的核心特性是「无法主动拉高总线，仅能主动拉低或释放总线」，STM32 需通过GPIO_MODE_OUTPUT_OD（开漏输出）实现，配置要点：

• 关闭内部上下拉（GPIO_NOPULL），避免内部电平干扰外部上拉电阻的作用；
• 低速输出（GPIO_SPEED_FREQ_LOW），降低总线噪声，提升 4800bps 下的通信稳定性；
• 支持「输出模式下读取引脚实际电平」（STM32 GPIO 自带特性，用于冲突检测和总线监听）；
• 初始状态：释放总线（GPIO_PIN_SET），使总线处于高电平空闲状态。

2. 忙状态判定原理

总线分为「空闲状态」和「忙状态」， 通过软件双重侦听 + 防抖处理实现精准判定，无额外硬件开销，适配 4800bps 时序。

（1）核心定义

• 有效低电平：总线电平被拉低且持续≥100μs（防抖时长），判定为「设备主动发送数据」，而非环境瞬时噪声；
• 忙状态：侦听过程中检测到「有效低电平」，或未满足空闲时长要求，判定为总线忙，禁止发起新的发送；
• 空闲状态：满足「双重侦听条件」，判定为总线空闲，允许发起发送，是通信有序进行的保障。

（2）空闲状态双重侦听规则

本方案帧总长为 11T（1 起始 + 8 数据 + 1 校验 + 1 停止），空闲判定遵循行业标准，兼顾严谨性和效率：

1. 第一重侦听（主侦听）：持续侦听≥1.2×11T=13.2T（4800bps 下≈2746μs），期间无任何有效低电平；
2. 第二重侦听（兜底侦听）：主侦听通过后，再持续侦听 5T（≈1040μs），仍无有效低电平；
3. 双重侦听均通过，才判定为总线空闲；否则判定为忙状态，延迟 11T（一帧时长）后重新侦听。

（3）STM32 忙状态实现细节

• 防抖实现：通过HAL_GetTick()计时，检测到低电平后，持续采样 100μs，若中途变为高电平则判定为噪声，放弃侦听；
• 电平读取：使用HAL_GPIO_ReadPin()读取 GPIO 引脚实际电平（开漏模式下，该函数获取总线真实电平，而非输出寄存器值）；
• 低功耗优化：检测到总线忙后，STM32 进入短暂延时等待，避免无效轮询占用 CPU 资源。

3. 发送实现原理

发送端核心是「按帧协议逐位拉低 / 释放总线，保持 4800bps 对应的精准时序，同时实时检测冲突」，整体流程如下：

（1）发送前准备

1. 执行总线忙状态判定，仅空闲时允许继续；
2. 执行初始随机退避，避免多设备同时抢占总线；
3. STM32 GPIO 保持「开漏输出模式」，无需额外重新配置；
4. 封装待发送帧数据（1 起始 + 8 数据 + 1 校验 + 1 停止），计算偶校验值。

（2）逐位发送核心逻辑

单总线电平逻辑（固定不变）：

• 逻辑 0：STM32 主动拉低 GPIO（GPIO_PIN_RESET），持续 1T 时长（4800bps 下≈208μs）；
• 逻辑 1：STM32 释放 GPIO（GPIO_PIN_SET），由外部上拉电阻拉高总线，持续 1T 时长（≈208μs）。

发送步骤（按帧字段顺序，严格遵循 4800bps 时序）：

1. 发送起始位：拉低 GPIO，调用精准微秒延时函数保持 208μs，期间读取总线电平检测冲突；
2. 发送 8 位数据位：按「低位先行」顺序，逐位判断是 0 还是 1，执行对应拉低 / 释放操作，每一位均保持 208μs，且每一位发送后执行冲突检测；
3. 发送校验位：基于 8 位数据位计算偶校验值，执行对应拉低 / 释放操作，保持 208μs；
4. 发送停止位：释放 GPIO（逻辑 1），保持 208μs，标识帧发送结束；
5. 发送完成：GPIO 置为GPIO_PIN_SET（释放总线），切回监听状态，重置冲突计数器。

（3）发送关键注意事项

• 精准延时：1T=208μs 为微秒级，必须使用定时器实现的Delay_us()函数，禁止使用HAL_Delay()（毫秒级，最小延时 1ms，无法满足时序要求）；
• 冲突检测嵌入：每一位发送完成后立即读取总线实际电平，与发送值对比，发现冲突立即停止发送；
• 总线释放：发送完成后必须释放总线，避免持续拉低导致总线锁死，影响其他设备通信。

4. 接收实现原理（STM32 软件采样 + 校验）

接收端核心是「持续监听总线，检测起始位触发采样，按 4800bps 时序逐位缓存，最终完成帧有效性校验」，整体流程如下：

（1）接收前准备

1. STM32 GPIO 保持「开漏输出 + 监听模式」，持续读取总线电平；
2. 初始化接收缓存数组，清空历史数据，重置采样计数器。

（2）起始位检测与同步

1. 持续轮询总线电平，当检测到「有效低电平」（防抖 100μs 后仍为低），判定为起始位，触发帧同步；
2. 延迟 1T/2 时长（≈104μs），进入起始位中间时段，准备开始逐位采样（中间采样法，避免采样到电平跳变边沿，提高 4800bps 下的采样准确性）。

（3）逐位采样核心逻辑

1. 采样规则：采用「中间采样法 + 三中取二」，每个比特时长（208μs）内，在中间 1/3 时段采样 3 次，取 2 次以上相同电平为最终值（过滤总线噪声，适配 4800bps 抗干扰需求）；
2. 采样步骤：

• 采样 8 位数据位：按「低位先行」顺序，逐位采样并缓存至接收数组，每采样一位延迟 208μs；
• 采样校验位：采样并缓存，延迟 208μs；
• 采样停止位：采样并验证是否为逻辑 1（固定停止位），延迟 208μs；

1. 无效帧处理：若停止位异常或采样超时，直接丢弃本次数据，清空缓存，重新进入监听状态。

（4）校验与有效数据提取

1. 偶校验验证：基于采样得到的 8 位数据位，统计逻辑 0 的总数，与校验位对比，验证是否符合偶校验规则；
2. 有效数据提取：校验通过后，将 8 位数据位按「低位先行」还原为单字节业务数据；
3. 后续处理：将有效数据存入业务缓冲区，触发接收完成标志位，供业务层处理。

二、帧协议设计

本方案帧协议为固定长度 11 比特（11T），专为 4800bps 速率优化，无冗余字段，兼顾简洁性与可靠性，所有设备必须严格统一该协议。

1. 帧协议整体结构

2. 关键协议规则

（1）比特时长 T 的定义与可配置

• 核心公式：1T = 1 / 波特率，4800bps 下的理论值：1T = 1 / 4800 ≈ 208.333μs，实用中取208μs（STM32 微秒延时可精准实现，误差≤±1%）；
• 可配置扩展：若需修改波特率，仅需修改T_US宏定义（如 9600bps 对应104μs），无需改动帧协议结构，所有时序自动适配；
• STM32 实现：通过Delay_us(T_US)函数保证每一位的时长，核心宏定义预留配置接口，方便后续扩展。

（2）偶校验计算规则（核心，无歧义）

仅针对 8 位数据位计算，步骤如下（所有设备统一）：

1. 统计 8 位数据位中「逻辑 0」的总个数；
2. 若 0 的个数为偶数，校验位为「逻辑 1」（释放总线，由上拉电阻拉高）；
3. 若 0 的个数为奇数，校验位为「逻辑 0」（主动拉低总线）；
4. STM32 实现：通过位运算遍历 8 位数据，统计 0 的个数，无需额外硬件校验模块，代码轻量化。

（3）数据传输顺序（低位先行）

• 固定「低位先行」（最低位先发送 / 采样，最高位最后发送 / 采样），与 STM32 数据存储格式（小端模式）兼容，减少数据转换开销；
• 示例：业务数据0x15（二进制0001 0101），发送 / 采样顺序为1→0→1→0→1→0→0→0，接收端还原后仍为0x15。

（4）帧有效性校验流程（接收端必备）

接收端 STM32 需按以下三步验证帧有效性，缺一不可，否则判定为无效帧并丢弃：

1. 验证起始位：是否为有效逻辑 0（持续 100μs 以上的低电平）；
2. 验证停止位：是否为逻辑 1（释放总线后的高电平）；
3. 验证偶校验：校验位是否与 8 位数据位的偶校验计算结果一致。

三、退避机制与冲突处理

单总线无主从通信的核心痛点是「多设备同时发送导致的总线冲突」，本方案采用CSMA/CD（载波侦听多路访问 / 冲突检测）+ 指数退避机制，实现冲突的「避免 - 检测 - 恢复」，完全适配 4800bps 时序。

1. 核心机制整体流程

载波侦听（CSMA）→ 初始随机退避 → 帧发送 + 实时冲突检测（CD）→ 冲突发生→ 即时停止发送 → 指数退避 → 重传 → 重传成功/超限放弃

2. 各阶段详细实现

（1）冲突避免：CSMA + 初始随机退避

• 载波侦听（CSMA）：即前文所述的「总线忙状态判定」，双重侦听（13.2T+5T）确保总线空闲，4800bps 下总侦听时长≈3786μs（约 3.8ms），兼顾效率与可靠性；
• 初始随机退避：总线空闲后，STM32 生成 1~16 之间的伪随机数，退避时长 = 随机数 ×2T（4800bps 下≈416μs~6656μs）；
• 目的：避免多台设备在总线空闲后同时发起发送，降低初始冲突概率；
• STM32 实现：基于HAL_GetTick()（系统滴答定时器）+ 设备 ID 生成伪随机数，避免多设备随机数重复，适配 4800bps 下的快速响应需求。

（2）冲突检测：CD 实时对比

• 检测时机：每一位数据发送完成后（包括起始位、数据位、校验位、停止位），无额外延时，确保 4800bps 下不遗漏冲突；

• 检测逻辑：

  STM32 发送的比特值（预期值）与总线实际电平（读取值）实时对比

  ，核心判定条件（唯一有效）：

  • 当发送「逻辑 1」（释放总线，预期高电平）时，若读取到总线实际为「有效低电平」，判定为冲突；
  • 当发送「逻辑 0」（拉低总线，预期低电平）时，读取到高电平不判定为冲突（可能为总线噪声，防抖过滤）；

• 冲突响应：检测到冲突后，STM32 立即停止发送，拉低总线 1T 时长（208μs）作为「冲突标识位」，通知其他设备，随后切回监听模式，记录冲突次数。

（3）冲突恢复：指数退避 + 重传

• 指数退避规则：冲突次数

  n

  （从 1 开始），退避时长 = 随机数 ×2T，其中随机数范围为

  1~2^n

  （最大重传 5 次，避免无限退避）：

  • n=1：随机数 1~2，退避时长 416μs~832μs（4800bps 下）；
  • n=2：随机数 1~4，退避时长 416μs~1664μs；
  • …
  • n=5：随机数 1~32，退避时长 416μs~13312μs；

• 重传流程：退避完成后，重新执行 CSMA 载波侦听，空闲则发起重传，忙则继续等待；

• 超限处理：冲突次数≥5 次，STM32 放弃重传，记录错误日志，触发告警（可选），避免占用过多 CPU 资源。

3. 核心时序图

时序图 1：正常无冲突通信