AD画PCB完整指南：双层板布局布线流程

用Altium Designer画双层PCB：从入门到一次成功的实战全解析

你有没有遇到过这样的情况？原理图画得严丝合缝，元件选型也没问题，可打样回来的板子就是跑不起来——ADC采样跳动、MCU频繁复位、USB通信时断时续……最后排查一圈，根源竟然是PCB布局布线出了问题。

在嵌入式开发中，硬件设计早已不再是“连通就行”的时代。尤其是对于成本敏感又追求稳定性的中小项目，双层板成了大多数工程师的折中选择：比单层复杂电路更可控，又比四层板便宜得多。但资源有限，意味着容错空间也小。走线稍有不慎，就可能引入噪声、串扰甚至热失效。

而Altium Designer（简称AD），作为当前主流的EDA工具之一，几乎成了电子工程师绕不开的一环。本文不讲花哨功能，只聚焦一个核心目标：手把手带你用AD完成一块高质量双层PCB的设计全过程，从原理图导入到最后输出Gerber，每一步都结合实战经验，告诉你“为什么这么做”、“哪里容易踩坑”、“怎么避免返工”。

一、别急着画PCB！先搞懂数据是怎么“活”起来的

很多新手拿到任务第一反应是打开PCB编辑器开始摆元件，结果越画越乱。其实真正的起点，在于理解原理图和PCB之间是如何协同工作的。

AD不是两个独立软件拼在一起，它是一个统一平台。你在Schematic里画的每一个网络标签（Net Label），比如+3.3V或SWDIO，都会被编译成一张“电气地图”——也就是网络表（Netlist）。当你点击Design → Update PCB Document的那一刻，这张地图就会驱动PCB编辑器自动放置所有封装，并建立飞线（Flying Wires）来指示哪些引脚需要连接。

听起来简单？但实际操作中有几个关键细节必须注意：

✅每次更新前务必保存并编译工程，否则可能漏掉未连接的引脚。
✅ 使用Engineering Change Order (ECO)查看变更列表，确认没有误删网络或错移元件。
✅ 如果你手动调整过某个元件位置或走线，记得设置规则忽略反向更新，防止心血白费。

更重要的是，合理利用“类”（Class）和差分对定义。例如，把所有的电源网络归为Power Nets类，在后续布线和DRC检查时就能统一管理线宽；将D+/D-设为差分对，系统会自动帮你做等长匹配。

这一步看似幕后，却是整个设计一致性的基石。一旦源头出错，后面越努力越偏离。

二、布局决定成败：好板子是“摆”出来的

老工程师常说一句话：“布线五分钟，布局两小时。” 虽然夸张，但道理没错。尤其在双层板上，空间紧张，如果前期没规划好，后期根本没法补救。

布局的核心逻辑

不要一上来就拖元件。先问自己三个问题：

哪些是核心器件？
- MCU、电源芯片、接口模块这些通常是“锚点”，优先定位。
信号流向是什么？
- 比如传感器→放大→ADC→MCU，沿着这个路径摆放，自然缩短走线。
散热和结构限制在哪里？
- 大功率器件不能挤在角落；USB/MicroSD要对准外壳开孔。

以STM32最小系统为例：
- 把Micro USB放在板边右侧，方便插拔；
- STM32F103C8T6放中间偏上，留足上下扇出空间；
- AMS1117稳压器靠近USB输入端，减少高压路径长度；
- 8MHz晶振紧贴MCU的OSC_IN/OSC_OUT引脚，距离控制在1.5cm以内；
- 所有去耦电容（0.1μF）直接焊在电源引脚旁边，走线短且粗。

模拟与数字区域分离

这是双层板最容易忽视也最致命的问题。如果你的板子上有ADC、运放这类模拟电路，一定要划出独立区域，最好用GND走线隔开。哪怕只是心理安慰，也能降低高频数字开关噪声耦合的风险。

同时记住一条铁律：晶振下方不要走任何其他信号线，尤其是时钟、PWM或开关电源线。它的底层最好是完整地平面，形成屏蔽。

自动化辅助技巧

当你的板子上有几十个电阻电容时，手动对齐效率太低。AD支持脚本批量处理，比如下面这段Delphi Script可以快速筛选所有电阻并微调位置：

Procedure AlignResistors; Var Comp : ISch_Component; Iterator : ISch_Iterator; Begin ResetParameters; AddString('ObjectKind', 'Component'); AddString('CurrentFootprint', 'RES*'); RunProcess('Sch:RunQuery'); Iterator := SchServer.SchInterface.CreateSchIterator; While Iterator.DoNextIteration Do Begin Comp := Iterator.GetCurrentSchObject; If Comp.ObjectId = Sch_Component Then Begin Comp.X1 := Comp.X1 + 100; // 向右平移一点 Comp.Modified := True; End; End; End;

虽然不是每天都要写脚本，但在重复性高、规则明确的任务中，这种自动化能省下大量时间。

三、双层布线的艺术：如何在夹缝中求通达

双层板最大的挑战是什么？缺层。

没有专门的电源层，没有完整的参考地平面，也没有足够的走线通道。这时候，布线策略就成了生死线。

经典XY正交布线法

这是一个久经考验的方法：
-顶层主要走水平线
-底层主要走垂直线

这样可以在交叉处通过过孔切换层次，极大提高布通率。当然这不是死规矩，关键信号优先级更高。

建议开启AD的交互式布线（Interactive Routing）模式，配合Push & Shove和Hugging功能。前者能让已有走线自动让路，后者则像磁铁一样贴着障碍物走最优路径。

关键信号优先布线

别平均用力。先把最难搞的几条线搞定：
- 时钟信号（CLK、XTAL）
- 差分对（USB D+/D-、CAN_H/L）
- 复位线（nRST）
- ADC采样线

这些信号对外界干扰极其敏感，也容易干扰别人。布的时候注意：
- 尽量避开长平行走线，防止串扰；
- 长度匹配误差控制在5mil以内（差分对要求更高）；
- 下方尽可能保留连续的地铜，提供回流路径。

⚠️ 特别提醒：禁止直角走线！看似整齐，实则会在拐角处产生阻抗突变，导致高频反射。改用45°斜角或圆弧拐弯，虽细微，却是专业与否的分水岭。

过孔使用要有节制

每个过孔都会带来约1~2nH的寄生电感。对低频信号无所谓，但对高速信号来说，多换一次层就多一分风险。

所以原则是：
- 关键信号尽量少换层；
- 电源路径可用多个并联过孔（如3个0.3mm过孔）降低阻抗；
- 每平方厘米不超过100个过孔，避免钻孔密集影响结构强度。

四、没有完整地平面？那就自己“造”一个

很多人觉得双层板没法做良好接地，其实是误解。虽然不能像四层板那样铺整层GND Plane，但我们可以通过大面积铺铜（Polygon Pour）来模拟。

如何正确铺地铜？

在AD中，使用Place → Polygon Pour工具，在顶层和底层分别绘制GND铜皮，并绑定到GND网络。软件会自动避让焊盘和走线。

但有几个坑必须避开：

问题	后果	解决方案
铺铜离板边太近	制造毛刺导致短路	边距≥0.5mm
孤岛铜（Dead Copper）	成为天线辐射噪声	删除或连接到主地
连接方式错误	散热不良或焊接困难	使用Relief Connect（十字热焊盘）

特别是大功率器件（如LDO、MOSFET），其GND引脚应通过多个过孔连接到底层地铜，形成低阻抗散热通道。

模拟地与数字地怎么接？

经典的“星型接地”（Star Grounding）依然适用：
- 分别铺设模拟地（AGND）和数字地（DGND）铜皮；
- 在电源入口附近通过一个0Ω电阻或磁珠单点连接；
- ADC的AGND引脚必须接到模拟地区域。

这样做能有效切断数字噪声通过地平面窜入模拟前端。

五、DRC不是形式主义，而是最后一道防线

你以为画完线就结束了？错。DRC（Design Rule Check）才是决定你能不能一次成功的临门一脚。

在AD中进入Design → Rules，你可以自定义一套符合板厂工艺的能力规则。常见设置如下：

规则类型	推荐值（常规工艺）	说明
Clearance（间距）	6mil	引脚间最小间隙
Width（线宽）	信号线8mil，电源线≥20mil	电流承载能力有关
Via Hole Size	≥0.3mm（12mil）	过孔直径
Differential Pairs	长度差≤3mil	USB/CAN等差分信号
Hole to Hole	≥8mil	防止钻孔重叠破裂