零基础掌握DRC规则配置方法

零基础也能搞懂的DRC规则实战指南：从“报错满屏”到“一键通关”

你有没有经历过这种时刻？
辛辛苦苦布完一块多层板，信心满满地点下“设计规则检查（DRC）”，结果弹出几十甚至上百条违规警告——走线太细、间距不够、焊盘被丝印盖住……看着满屏红色高亮，脑袋嗡嗡作响。

别慌。这不怪你手生，而是大多数新手都没真正搞明白一件事：DRC不是最后才跑的一道“验收程序”，它是贯穿整个设计过程的“隐形导师”。

今天我们就来彻底拆解这个让无数人又爱又恨的DRC机制。不讲玄学，只说人话，带你从零开始理解它背后的逻辑、掌握核心配置方法，并学会如何用它提前规避90%以上的低级错误。

为什么你的PCB总在DRC阶段“翻车”？

先问一个问题：你在画板子的时候，是凭感觉走线，还是每一步都有依据？

很多初学者的设计流程是这样的：
1. 导入原理图 →
2. 拖元件、拉飞线 →
3. 开始布线，能连上就行 →
4. 布完了再跑DRC →
5. 然后……就炸了。

问题出在哪？——你在没有建立“设计约束体系”的前提下就开始动手了。

就像盖房子没看图纸就砌墙，最后发现门对不上、梁压着窗，只能拆了重来。

而DRC的作用，就是帮你把这套“建筑规范”提前定下来。它不是一个事后找茬工具，而是一个实时护航系统。只要你设好了规则，EDA软件就会在你布线时自动提醒：“嘿，这条路太窄了！”“这两个网络靠得太近，会短路！”

所以，真正的高手不是靠经验去“记住”哪些地方不能犯错，而是让工具替他们盯住每一个细节。

那到底该怎么设置这些规则？我们一个个来看。

DRC五大核心规则详解：不只是“填参数”，更要懂工程意义

一、间距规则（Clearance Rules）——防短路的第一道防线

一句话定义：两个导体之间必须保持的最小安全距离。

听起来简单，但很多人栽在这里，尤其是电源和地之间、高低压区域交界处。

它查什么？

走线与走线
走线与焊盘
过孔与铜皮
不同网络之间的所有导电部分

比如你把VCC和GND走线挨得太近，哪怕差1mil，DRC都会标红报警。

关键设置建议：

参数	推荐值	说明
默认最小间距	6~8mil（0.15~0.2mm）	普通数字电路适用
高压区（>50V）	≥10mil 或按IPC-2221计算	安全第一
同网络是否忽略	可开启	相同网络允许贴在一起

💡坑点提示：
不要盲目追求“越小越好”。如果你的板厂工艺只能做到6mil线宽/间距，你还设成5mil，那做出来大概率开路或短路。一定要先问工厂要DFM文件！

二、线宽规则（Track Width Rules）——决定电流能不能扛得住

你以为走线只要连通就行？错。如果线太细，大电流一过，轻则发热降压，重则直接烧断。

它查什么？

每条网络的实际走线宽度是否满足承载需求

怎么定合理线宽？

可以用一个经典公式粗略估算：

I = k × ΔT^0.44 × A^0.725

其中A是截面积（oz·mil），k是常数（外层0.048，内层0.024），ΔT是温升。

但更实用的方法是查表或使用在线计算器。比如：

铜厚	线宽	承载电流（温升10°C）
1oz	10mil	~1A
1oz	20mil	~2A
2oz	10mil	~1.5A

实战配置技巧：

你可以为不同网络类单独设规则。例如：

Rule: 'Power_Width' Net: 'VCC' OR 'GND' MinWidth = 20mil MaxWidth = 20mil EndRule

这样只要属于VCC/GND网络的走线，就必须是20mil宽，少一点都不行。

🔧Tips：
对于大电流路径，除了加宽走线，还可以考虑铺铜+多个过孔并联，形成“电流高速公路”。

三、过孔规则（Via Rules）——多层板的灵魂连接点

过孔虽小，影响极大。特别是高速信号或电源回路中，一个不良过孔可能导致阻抗突变、信号反射甚至热失效。

DRC重点检查：

最小钻孔直径（机械孔一般≥0.2mm）
环形焊盘大小（Annular Ring ≥0.1mm）
是否存在未连接或孤岛过孔

常见配置参考：

类型	孔径	外径	应用场景
标准通孔	0.3mm	0.6mm	普通信号
微孔（Laser）	0.1mm	0.25mm	BGA、HDI板
背钻/盲埋孔	特殊	——	高速背板

工程建议：

BGA下方优先使用微孔或堆叠过孔，节省空间；
电源/地网络可用多个小过孔“并联”增强导通能力；
高速差分对尽量减少换层次数，避免阻抗不连续。

📌特别注意：有些低端工厂不支持0.15mm以下激光孔，下单前务必确认！

四、焊盘与丝印规则（Pad & Silkscreen Rules）——别让装配翻车

丝印是用来标识元件位置和极性的，但它不能随便画。

DRC会抓这些问题：

丝印覆盖焊盘 → 影响SMT贴片精度
文字太小 → 维修时看不清
缺少极性标记 → 电解电容、二极管焊反

合理设置建议：

规则项	推荐值
丝印到焊盘最小间距	≥0.127mm（5mil）
字体高度	≥1.5mm
线宽	≥0.15mm
极性标识	强制显示

🎯真实案例：
曾有个项目因为丝印框画得比实际封装大一圈，导致工人按图贴错了芯片，整批返工。后来我们在DRC里加了一条规则：“禁止丝印超出封装边界”，从此再也没出过类似问题。

五、铺铜规则（Polygon Pour Rules）——接地的艺术

大面积铺铜不仅能降低阻抗、提高散热，还能屏蔽干扰。但铺不好也会惹祸。

DRC关注的重点：

铺铜与其他对象的间距（Pour Clearance）
如何连接到引脚（直连 or 热风焊盘）
多个铺铜重叠时谁优先

典型配置示例：

Rule: 'GND_Pour' PolygonConnectsTo = 'GND' Clearance = 10mil ConnectStyle = ThermalRelief Priority = 1 EndRule

解释一下：
-Clearance = 10mil：铺铜和其他非GND走线保持至少10mil距离；
-ThermalRelief：连接引脚时用“热风焊盘”，防止焊接困难；
-Priority = 1：这是最高优先级铺铜，其他低优先级会被裁剪。

🧠进阶技巧：
- 数模混合系统中，模拟地和数字地要分开铺铜，然后通过磁珠或0Ω电阻单点连接；
- 高频信号下方尽量保留完整地平面作为回流路径；
- 每次改完布线记得点击“Repour All”，否则铺铜不会更新！

DRC怎么用？这才是正确的打开方式

很多人以为DRC就是最后点一下“Run DRC”按钮。其实完全错了。

正确工作流应该是这样：

前期准备阶段
- 获取PCB厂商的DFM文档（明确最小线宽/间距、孔径能力等）
- 在EDA工具中创建项目专属的规则组
- 设置默认规则 + 特殊网络规则（如电源、差分对）
布局布线阶段
- 开启“实时DRC”（On-the-fly DRC）
- 布线时自动提示冲突（红线预警）
- 边画边调，问题当场解决
完成阶段
- 手动运行完整DRC扫描
- 查看报告，双击跳转定位违规项
- 修改 → 重新验证 → 直到无致命错误
归档阶段
- 导出DRC报告为HTML/TXT格式
- 作为设计评审和生产交接材料

✅ 提示：Altium Designer中可以按“T + D + R”快捷键快速打开DRC对话框。

常见设计失误，DRC都能帮你拦住

错误类型	DRC应对方案
忘记加去耦电容	启用“Unconnected Capacitor Pin”检查
BGA引脚短路	设高密度间距规则（如4mil）
差分对长度不匹配	添加“Matched Length”规则
测试点遗漏	添加“Unrouted Net”检查
封装引脚悬空	开启“Floating Input”警告

你会发现，很多所谓的“经验”，其实就是一套成熟的DRC规则集。团队协作时，把这些规则保存成模板，新人也能快速上手，保证设计一致性。