LVGL 双缓冲机制深入技术讲解

全面深入讲解 LVGL（Light and Versatile Graphics Library）的双缓冲、DMA 并行刷新、瓦片渲染与性能优化

第一部分：核心概念与原理

1. 为什么需要缓冲？——从根本问题说起

在没有缓冲的情况下，CPU 直接向屏幕的显存（GRAM）写数据，而屏幕控制器在同时以固定频率读取显存来生成视频信号。这形成了一个经典的生产者-消费者矛盾：

• 写速度 < 读速度的 1/2：屏幕来不及等待新数据，会重复显示旧数据，造成画面撕裂（Screen Tearing）
• 写速度快但不均匀：某些数据被屏幕读了一半，CPU 突然改写，导致一帧图像包含两个不同时刻的内容
• CPU 阻塞：CPU 每写一个像素都要等屏幕确认，导致 CPU 使用率接近 100%，无法处理其他任务

缓冲的本质：在 CPU 和屏幕之间插入一个"仓库"，CPU 把数据放进去就离开，屏幕随时可以读，两者不再互相等待。

这就像工厂流水线一样——不是一件产品做好立刻给消费者，而是先放到中转仓库，消费者从仓库取，生产和消费可以同时进行。

2. Draw Buffer vs Frame Buffer——容易混淆的两个概念

在 LVGL 中必须区分这两个不同的内存区域：

关键 insight：许多开发者误认为"双缓冲"就是两个 Frame Buffer，实际上 LVGL 的双缓冲往往是两个小的 Draw Buffer，它们轮流填充数据后被 DMA 传送到屏幕的一个 Frame Buffer。

3. LVGL 内部的四层缓冲架构

从物理到逻辑，LVGL 的缓冲体系包含四层：

第 4 层：屏幕控制器的 GRAM（Frame Buffer） ↑ 屏幕以固定频率读（如 60Hz） | 第 3 层：DMA 总线（可选加速通道） ↑ 由 DMA 控制器驱动数据 | 第 2 层：CPU 内存中的 Draw Buffer（buf_1 / buf_2） ↑ 由 CPU 和 LVGL 内核填充 | 第 1 层：Invalid Area Buffer（无效区域表） ↑ 由对象状态变化触发

只有理解这四层的交互，才能真正掌握 LVGL 的性能调优。

第二部分：三种核心缓冲模式的深层原理

模式 1：单缓冲（Single Buffer）+ SPI 阻塞传输

这是最简单但效率最低的方案。

内存布局：

staticlv_color_tbuf_1[320*240/10];// 仅一个缓冲区，约 7.5KB（16位色）staticlv_disp_draw_buf_tdraw_buf;lv_disp_draw_buf_init(&draw_buf,buf_1,NULL,320*24);// 第二参数为 NULL

执行流程：

时刻 0ms：CPU 开始渲染第 1 块区域到 buf_1 时刻 5ms：buf_1 填满 → CPU 暂停 时刻 5ms：SPI 开始逐字节发送 buf_1 到屏幕（阻塞） 时刻 35ms：SPI 传输完毕 时刻 35ms：CPU 才能继续渲染第 2 块区域

性能影响：

• 总时间 ≈ 渲染时间 + 传输时间（串行执行）
• 对于 320×240 的屏幕，一个 1/10 缓冲区的传输通常耗时 20-30ms
• 帧率 = 1000ms / (30ms 渲染 + 30ms 传输) =16.7 FPS

**为什么这么慢？**SPI 是串行协议，每次只能传输 1-8 位，而 MCU 的内存带宽可以一次传输 16/32 位。SPI 变成了全系统的瓶颈。

模式 2：双缓冲（Two Buffers）+ SPI 轮询

这是平衡性能和资源的选择。

内存布局：

staticlv_color_tbuf_1[320*24];// 第一块缓冲区staticlv_color_tbuf_2[320*24];// 第二块缓冲区，镜像配置lv_disp_draw_buf_init(&draw_buf,buf_1,buf_2,320*24);// 传入两个缓冲

执行流程：

时刻 0ms： CPU 渲染第 1 块数据到 buf_1 -----→ (5ms) 时刻 5ms： CPU 渲染第 2 块数据到 buf_2 -----→ (5ms) | 同时 时刻 5ms： SPI 发送 buf_1 数据 .................. (30ms) 时刻 10ms： CPU 渲染第 3 块数据到 buf_1 -----→ (5ms) 时刻 35ms： SPI 传输完毕，buf_1 可重用 时刻 35ms： SPI 发送 buf_2 数据 .................. (30ms)

关键优化点：当 CPU 忙于渲染到 buf_2 时，SPI 在后台传输 buf_1，形成并行处理。

性能对比：

• 单缓冲：16.7 FPS
• 双缓冲：由于并行，理论上接近 1 / max(5ms, 30ms) =33 FPS
• 但实际值约 18-26 FPS，因为：
  • CPU 必须在 SPI 传输前等待（轮询检查）
  • Cache miss 等开销
  • 上下文切换延迟

模式 3：双缓冲 + DMA 中断驱动（最优实践）

DMA（Direct Memory Access）改变了游戏规则。

硬件工作原理：DMA 是一个专用芯片，不占用 CPU 周期就能自动复制内存数据。设置一次后，DMA 在后台工作，完成后触发中断。

LVGL 集成方式：

// 初始化（同双缓冲）lv_disp_draw_buf_init(&draw_buf,buf_1,buf_2,320*24);// 关键步骤 1：定义 flush 回调voidmy_flush_cb(lv_disp_drv_t*disp_drv,constlv_area_t*area,lv_color_t*color_p){// 第一步：将 color_p 指向的缓冲区数据交给 DMAspi_dma_transfer_start((uint8_t*)color_p,area->x1,area->y1,area->x2,area->y2);// 第二步：立即返回，不等待！// DMA 在后台进行，LVGL 可以立刻继续渲染}// 关键步骤 2：DMA 完成中断处理voiddma_complete_isr(void){lv_disp_flush_ready(&disp_drv);// 通知 LVGL 缓冲可重用}

执行时间线：

时刻 0ms： CPU 渲染第 1 块到 buf_1 --------→ (5ms) 时刻 5ms： CPU 开始渲染第 2 块到 buf_2 ----→ (5ms) 时刻 5ms： DMA 启动，传输 buf_1 ●●●●●●●●●● (30ms) 时刻 10ms： CPU 开始渲染第 3 块到 buf_1 ---→ (5ms) [ERROR! buf_1 还在被 DMA 读]

关键陷阱：如果 CPU 渲染速度比 DMA 快，会出现缓冲竞争（Race Condition）。CPU 试图在 buf_1 仍被 DMA 读取时写入新数据，导致画面花屏或 Hard Fault。

正确的时间管理：

模式：Ping-Pong（乒乓球）切换 Frame N： ├─ 0-5ms： CPU 在 buf_1 上渲染 ├─ 5ms： 交给 DMA，buf_act = buf_1 ├─ 5-30ms： DMA 传 buf_1，同时 CPU 在 buf_2 上渲染 ├─ 30ms： DMA 完毕，lv_disp_flush_ready() 调用 └─ 30ms： buf_act 切换为 buf_2 Frame N+1： ├─ 30-35ms： CPU 继续在 buf_2 上渲染（继续） ├─ 35ms： 交给 DMA，buf_act 又变成 buf_1 ├─ 35-60ms： DMA 传 buf_2，CPU 在 buf_1 上渲染新内容 └─ 60ms： DMA 完毕，循环...

性能结果：

• 最优情况：26-41 FPS（取决于缓冲大小和 DMA 速度）
• CPU 使用率：仅 40-60%，余量用于处理输入、逻辑等

模式 4：全屏双缓冲（Traditional Double Buffering）

这是学术教科书上的经典方案，但在嵌入式系统中反而最慢。

配置方式：

// 两个全屏幅缓冲，各约 150KB（320×240×16位）staticlv_color_tframe_buffer_1[320*240];staticlv_color_tframe_buffer_2[320*240];lv_disp_draw_buf_init(&draw_buf,frame_buffer_1,frame_buffer_2,320*240);// 配置为 full_refresh 模式：始终重绘整个屏幕disp_drv.full_refresh=1;

为什么这么慢？：

1. 渲染开销：LVGL 必须重新渲染整个屏幕，即使只有一个按钮改变了
2. 传输开销：SPI 每帧都要传送全部 150KB，耗时约 200-300ms
3. 内存奢侈：占用 300KB+ 宝贵的 SRAM，很多 MCU 连这么多 RAM 都没有
4. 性能悖论：即使用 DMA，也只能达到 4-5 FPS

什么时候用？：

• 只有配置了 LCD 控制器的 MCU（如 STM32H747）
• 控制器有自己的显存，可以直接改写指针
• 只需在 flush 时调用lv_disp_flush_ready()，无需数据拷贝

第三部分：LVGL 内部的无效区域机制与瓦片渲染

1. Invalid Area 的生命周期

LVGL 不是每次都渲染整个屏幕，而是只重绘改变了的区域。这套机制是高性能的基础：

第 1 步：检测变化

事件：用户点击按钮 → 按钮颜色从白变蓝 ├─ 按钮的旧位置被标记为 invalid（需要清除） └─ 按钮的新位置被标记为 invalid（需要绘制）

第 2 步：优化（区域合并）：

如果两个 invalid 区域相邻或重叠，LVGL 会合并成一个大区域 原因：减少 flush_cb 调用次数，提升 DMA 利用率 例如： [按钮A area] [标签B area]（紧邻） 合并后： [按钮A + 标签B的并集]

第 3 步：过滤（剔除不需要渲染的对象）：

• 隐藏对象：不添加到 invalid buffer
• 超出父容器的对象：剔除或裁剪
• 其他屏幕的对象：完全忽略

这些优化导致实际渲染面积通常只有屏幕的 5-20%。

2. 瓦片渲染（Tile-based Rendering）

如果 invalid area 大于 draw buffer，LVGL 自动分块处理：

Invalid Area: 800×480（整个屏幕） Draw Buffer: 800×48（1/10 高度） 分割策略： ├─ 瓦片 1: y=0-47 → 渲染 → flush → DMA 传输 ├─ 瓦片 2: y=48-95 → 渲染 → flush → DMA 传输 ├─ ... └─ 瓦片 10: y=432-479 → 渲染 → flush → DMA 传输 共 10 次 flush_cb 调用

效率分析：

• 每次 flush 的数据量相同（都是缓冲区大小）
• DMA 速度与数据量线性关系
• 10 次小传输 < 1 次大传输（因为总数据量相同，但可并行处理）

最优缓冲区大小选择：

• < 10% 屏幕：瓦片数过多，flush 调用频繁，开销大 →FPS 下降
• 10%-25% 屏幕：最优点，DMA 利用率高，瓦片数适中 →最高 FPS
• > 25% 屏幕：性能提升不足 1%，白白浪费 RAM

图表 1：LVGL 四种缓冲模式的性能与特性对比

说明：上图展示了单缓冲、双缓冲+SPI、双缓冲+DMA、全屏双缓冲四种模式在内存占用、CPU 使用率、FPS、画面质量和适用场景上的详细对比。

图表 2：LVGL 双缓冲渲染管道完整流程

说明：该图详细展示了双缓冲 + DMA 模式的完整渲染流程，包括：

• 左侧：屏幕（LCD Controller）正在显示 Frame N
• 中间：Buffer A 正在被 CPU 渲染 Frame N+1
• 右侧：Buffer B 空闲，准备接收下一帧数据
• 底部：从 Invalid Area 检测到 Buffer 交换的完整时间线

时间轴展示了 CPU 渲染（蓝色）、DMA 传输（绿色）的并行执行，以及关键的同步点（虚线）。

图表 3：缓冲区大小与 FPS 的关系曲线

说明：上图绘制了两条曲线：

• 蓝线：双缓冲 + DMA（内部 SRAM）的 FPS 随缓冲区大小的变化
• 绿线：全屏双缓冲（PSRAM）的 FPS 随缓冲区大小的变化

关键观察：

• 缓冲区大小在 10%-25% 范围内时，FPS 达到最优（35-40 FPS）
• 缓冲区过小（< 10%）导致瓦片数过多，性能反而下降
• 全屏双缓冲（100%）虽然没有瓦片，但 FPS 最低（仅 4-5 FPS）

第四部分：DMA 同步与常见陷阱

1. lv_disp_flush_ready() 的真正含义

这个函数的作用不是"传输完毕"，而是**“通知 LVGL 缓冲已安全重用”**。

voidmy_flush_cb(lv_disp_drv_t*disp_drv,constlv_area_t*area,lv_color_t*color_p){// 启动 DMAdma_start_transfer((uint8_t*)color_p,area);// 方案 A（错误）：立刻调用 flush_readylv_disp_flush_ready(disp_drv);// ❌ DMA 还没完成，LVGL 会重用 color_p// 后果：DMA 继续读旧数据，显示花屏// 方案 B（正确）：在 DMA 中断里调用// ISR: void dma_isr() { lv_disp_flush_ready(disp_drv); }}

2. 缓冲竞争案例分析

假设缓冲配置不当（CPU 渲染速度 > DMA 传输速度）：

时刻 CPU 状态 buf_1 状态 buf_2 状态 ───────────────────────────────────────────────────────── 0-5ms 在 buf_1 渲染 ↓ 写入中 空闲 5ms ✓ 完成，启动 DMA 被 DMA 读 空闲 5-10ms 在 buf_2 渲染 DMA 读中 ↓ 写入中 10ms ✓ 完成，等待 buf_1... DMA 还在读 [ERROR!] 想重用 buf_1，但 DMA 还没读完 → CPU 改写 → DMA 读到混合数据 → 屏幕显示垃圾

解决方案：

1. 加大缓冲区：10%-25% 范围内减少瓦片数
2. 提高 DMA 时钟：加快传输速度
3. 降低 CPU 频率：限制 CPU 渲染速度
4. 使用三缓冲：buf_1/buf_2/buf_3 循环使用，给 DMA 更多时间

3. Cache 问题

现代 MCU（如 STM32H7）有 D-Cache，可能导致 DMA 读到过时数据：

voidmy_flush_cb(lv_disp_drv_t*disp_drv,constlv_area_t*area,lv_color_t*color_p){// ❌ 错误：Cache 中的数据还没写回 RAMdma_start_transfer((uint8_t*)color_p,area);// ✓ 正确：先清空 CacheSCB_CleanDCache();// ARM Cortex-M Cache 清空dma_start_transfer((uint8_t*)color_p,area);}

第五部分：性能优化的数学模型

FPS 的计算公式

FPS = 1000 / (T_render + T_flush + T_overhead) 其中： - T_render = CPU 渲染时间 - T_flush = SPI/DMA 传输时间 - T_overhead = 上下文切换、ISR 执行、Cache miss 等

单缓冲情况（串行）：

T_render = 渲染面积 / CPU 带宽 T_flush = 传输面积 / SPI 带宽 总时间 = T_render + T_flush （不能并行）

双缓冲 + DMA（并行）：

T_total = max(T_render, T_flush) （如果 CPU 和 DMA 无等待）

实际数据示例（320×240 屏幕，1/10 缓冲 = 7.5KB）

第六部分：画面撕裂的物理机制与解决方案

撕裂发生的根本原因

LCD 屏幕的读取是连续且不间断的：

屏幕读取过程（每帧 16ms @ 60Hz）： 0-8ms： 读上半部分（y=0-240） 8-16ms： 读下半部分（y=240-480） CPU 写入过程（假设 T_render = 10ms）： 0-5ms： 写上半部分 5-10ms： 写下半部分 10-15ms： 写下一帧上半部分 时刻 8ms：屏幕正在读下半部分，但 CPU 刚好在改写下半部分 → 屏幕读到"旧上半部分 + 新下半部分"的混合图像

解决方案对比

VSYNC 实现：

voidvsync_isr(void){// 屏幕发出信号：我正要开始读新一帧lv_display_refr_timer(NULL);// 触发 LVGL 渲染}// 结果：LVGL 渲染一定在 VSYNC 后开始，永不错过

第七部分：常见问题答疑

Q1：为什么启用双缓冲后 FPS 没有提升？

A：检查以下几点：

1. flush 回调中立刻调用lv_disp_flush_ready()了吗？应该在 DMA 中断里调用
2. DMA 实际启动了吗？检查 DMA 的中断标志、优先级
3. LVGL 定时器的LV_DISP_DEF_REFR_PERIOD是否太大？改为 10ms 试试
4. 编译优化是否启用？-O3 优化可以翻倍 FPS

Q2：买了 PSRAM 后反而更慢，为什么？

A：这是最常见的误区。PSRAM 速度比内部 SRAM 慢 2-3 倍。如果把 Draw Buffer 放在 PSRAM，DMA 读取会变慢。只有当屏幕大小超过 SRAM 容量时才被迫用 PSRAM。

Q3：三缓冲真的比双缓冲快吗？

A：不一定。三缓冲的优势仅在于极端情况（CPU 和 DMA 速度差异很大）。通常双缓冲 + DMA 已足够。三缓冲会额外消耗 RAM，得不偿失。

总结与决策树

快速决策：如何选择缓冲模式

开始 │ ├─→ RAM < 20KB？ │ └─→ 单缓冲 + SPI 阻塞（别无选择） │ ├─→ 需要 > 30 FPS？ │ ├─→ 是 → DMA 可用？ │ │ ├─→ 是 → 双缓冲 + DMA [首选方案] │ │ └─→ 否 → 双缓冲 + SPI 轮询 │ │ │ └─→ 否 → 双缓冲 + SPI 就够了 │ └─→ 需要零撕裂 + 低 FPS 接受？ └─→ 是 → 全屏双缓冲 + LTDC 控制器

最后建议

• 缓冲区大小：屏幕高度的 1/8 ~ 1/6（约 15%-20%），这是硬件和软件的最佳平衡点
• 启用 DMA：即使只是为了减少 CPU 负载，DMA 值得投入
• 定期调用 lv_timer_handler()：至少每 10ms 一次，保证 30+ FPS
• Cache 管理：如果屏幕拖影，第一时间检查 DCache flush

关键要点汇总

三种缓冲模式对比

缓冲区大小影响

• < 10% 屏幕：瓦片过多，FPS 明显下降
• 10%-25% 屏幕：最优区间，综合性能最好 ✓
• > 25% 屏幕：边际收益递减，浪费 RAM

同步核心点

1. DMA 完成前不要重用 buffer
2. 在 DMA 中断里调用 lv_disp_flush_ready()
3. 启用 DCache 时别忘记 clean 操作
4. VSYNC/TE 信号能完全消除撕裂

扩展阅读参考

• LVGL 官方文档：Display interface / Drawing / Refreshing / Tiled rendering
• LVGL 论坛：DMA flush、VSYNC/TE 同步、性能调优相关讨论
• Espressif 与 ST 微电子的性能/撕裂解释与实践文档
• ARM Cortex-M Cache 与 DMA 互操作指南

图片目录说明

本文档包含以下图片文件，请将它们放在与 MD 文件同一目录下的images文件夹中：

1. images/lvgl_buffer_modes_comparison.png

   • 四种缓冲模式的性能对比表
   • 位置：第三部分之后

2. images/lvgl_pipeline.png

   • 双缓冲渲染管道完整流程图
   • 展示 CPU、DMA、屏幕三者的时间轴关系
   • 位置：第三部分之后

3. images/buffer_size_fps_curve.png

   • 缓冲区大小与 FPS 关系曲线
   • 显示最优缓冲区大小范围（10%-25%）
   • 位置：第三部分之后

如何使用：

• 在 Markdown 编辑器中查看此文档时，确保images文件夹与 MD 文件在同一目录
• 如果没有图片，Markdown 编辑器会显示占位符，不影响文本阅读
• 建议使用支持图片渲染的 Markdown 编辑器（如 Typora、VS Code + Markdown 插件）

文档版本：2026-01-17
适用范围：LVGL v8.x ~ v9.x
语言：简体中文
难度：进阶