这是学员L 同学在入职当天给我们发来的第一句话：
“不是嵌入式不好，是我发现自己更适合 FPGA。”
他并不是应届生，而是一名有2 年嵌入式开发经验的工程师。
从 STM32、RTOS，到驱动调试、板级联调，他都做过，但始终卡在一个问题上——
👉工资涨得太慢，技术天花板太明显。
一、为什么从嵌入式转向 FPGA？
L 同学最初做的是典型的嵌入式应用开发：
单片机 + 外设驱动
RTOS 任务调度
串口 / SPI / I²C 通信
项目偏应用层，复用度高
工作 2 年后，他发现：
技术深度难拉开差距
项目可替代性强
岗位薪资上限明显（8K~12K 居多）
想往底层或高性能方向发展比较难
一次偶然的机会，他接触到了 FPGA 项目，发现：
✅ 偏底层
✅ 和硬件强相关
✅ 对应岗位更少、门槛更高
✅ 薪资明显高于普通嵌入式
这也是他决定转向 FPGA 的根本原因。
二、转行前最大的顾虑：我零基础能学会吗？
这是几乎所有转行同学都会问的问题。
L 同学的原话是：
“我会 C，会调板子，但 Verilog 完全没接触过，会不会太难？”
他的真实情况是：
✔ 有嵌入式基础
✔ 能看懂时序图
❌ 不懂 HDL
❌ 不会仿真
❌ 没接触过 FPGA 项目流程
我们给他的建议很明确：
👉嵌入式转 FPGA，不是从 0 开始，而是换一种“思维方式”
他需要补的不是“电子基础”，而是：
硬件描述思维（并行 vs 顺序）
FPGA 开发流程
时序与约束意识
工程级项目经验
三、学习路线：从“会写代码”到“能做项目”
整个学习过程大概 6 个月，节奏如下：
第一阶段：FPGA 基础（1.5 个月）
Verilog 基础语法
时序逻辑 / 组合逻辑
Testbench 仿真
ModelSim / Vivado 基本使用
👉 目标：看得懂代码，写得出模块
第二阶段：核心能力构建（2 个月）
FIFO / RAM / ROM
串口 UART / SPI / IIC
时序分析、约束编写
状态机设计
多时钟域处理
👉 这一阶段是“从会写到写对”的关键
第三阶段：项目实战（2~2.5 个月）
他做了 2 个完整项目：
1️⃣ FPGA + DDR + 数据缓存
2️⃣ FPGA 与 MCU / 上位机通信项目
重点不是功能，而是：
架构是否合理
模块是否解耦
时序是否稳定
是否具备工程表达能力
同时开始准备简历与面试。
四、面试过程：3 面拿下 15K
他投递的岗位是：
FPGA 开发工程师（通信方向）
面试主要围绕：
Verilog 语法与时序
FIFO / 跨时钟
项目结构说明
调试经验
对比 MCU 与 FPGA 的差异
最终结果：
✅ 一面技术通过
✅ 二面项目通过
✅ 三面 HR 定薪
🎯15K · 13 薪 · 深圳
从开始学习到拿 Offer，用时6 个多月。
五、给想转 FPGA 的你几个建议
结合他的经历，我们总结了 3 条非常现实的建议：
① 嵌入式不是劣势，是加分项
懂 MCU 的人，反而更容易理解：
时序
通信
系统架构
② 不要死磕理论，要尽早做项目
企业看的是：
你能不能上手
能不能调通
能不能解释清楚
不是考试。
③ FPGA 是技术型岗位，不是速成岗
但一旦入门，回报非常稳定：
起点高
天花板高
越老越值钱
结语
从嵌入式到 FPGA，不是“换方向”，
而是一次技术纵深的升级。
如果你现在正卡在：
嵌入式涨薪慢
项目重复
看不到 3 年后的自己
那么 FPGA，确实值得你认真考虑一次。
方向选对，努力才有意义。
