新的一年已经悄然而至了，小编在这祝愿诸位道友们：新年的一年，阖家欢乐，幸福美满，事业步步高升，最后当然是发大财了啊。

这不刚刚元旦刚刚结束我就被门内长老孙二波安排到南京分舵出差去了，去帮那边的同事一起做个项目了。刚刚好这个项目中也遇到了很多的奇葩的问题，我就列举一个给诸位分享一波吧。

正常我们建这类电阻的PCB封装库的时候正常我们会按照其手册的要求把器件的高度信息添加到库里面即可。

如下图所示：

但是正常我们很少去设置PACKAGE_HEIGHT_MIN这个数值，这个后面我们再去详细分析一下这个原因。接下来的流程就是把板子上的器件的3D库路径设置完成后导出其STEP数据即可。

本来小编我以为这样就正常结束这个导出3D数据的流程了，让结构那边的同事帮忙核对一下是否有装配上的问题就好了。正当我以为板子的布局评审后啥问题都没有了，结构那边也回复我说OK的，我就开始把板子全面布线接着往下面的的流程推进了。谁知道到了后期板子SMT回来的时候，结构那边的同事给我说器件和壳体干涉了，不好装上去了。

我这边立马把之前发给结构那边的STEP文件自己用仿真和allegro软件分别打开看了一下，

打开后才发现板子上的0402的电阻都是没有高度信息呈现出来的，C0402都是有高度信息的。

首先小编我单独导出这个R0402的封装库，打开其3D模型看下效果：

紧接着小编我又单独导出了电容C0402的封装，观察其3D效果图：

这个就有点奇怪了，因为小编我首先自己也会把板子上没有建器件高度的器件在导出STEP之前把没有做高度信息的器件设置成25.4MM高度的封装数据模型，这样生成的STEP文件导入到软件中就一下子就能发现哪些器件是没有建这个封装高度信息的了，这个我之前的文章中也有提及过，感兴趣的可以翻阅之前的文章。

Mrain说PCB之器件place bound尺寸知多少https://blog.csdn.net/weixin_45223454/article/details/131071332

但是让小编我头疼的是这个器件是建了封装高度了，而且还建了最小的高度数据。

最小的高度数值是和最大的高度数据而且居然还是一样啊，这个小编我还是头一次遇到这样建封装高度信息的啊，这个建库的人真的是人才啊。

其实说到这心细的道友们应该发现一个问题了，就是我们在建其器件封装高度信息的时候有一个数值被我们忽略掉了，那就是器件的PACKAGE_HEIGHT_MIN这个数值。因为我们之前的建PCB封装库的经验都是会按照其手册的要求把器件的高度信息添加到库里面即可,很少去填写最小的那个数值，至于那个数值是什么意思之前小编我也没有注意过。接下来我们就用这个R0402的电阻封装去验证一下这个数值的含义：

把封装上的PLACE_BOUND_的属性PACKAGE HEIGHT MIN= 15 MIL改为：5MIL

看下其3D效果图

最后我们把封装上的PLACE_BOUND_的属性PACKAGE HEIGHT MIN= 15 MIL改为：0MIL看下效果：

整板的3D效果图：这个就是正常的器件的封装图了。

所以我们allegro软件导出的STEP格式的3D数据的算法是按照（MAX减去其MIN的数值的），只是正常我们不会建这个PACKAGE HEIGHT MIN数值罢了。当然没有什么特殊情况这个数值最好是不建议去填写的，正常按照我们以往的封装库设计经验就好了，自己可不要突发奇想了，当然了这次的案例也是因为用的不是我们自己公司的库，是其他项目上的库直接导入引用了，项目很赶就没有来得及去加检查封装高度了，以为之前建的都是没有问题的，但是不同的项目结构都是不沿用的，很有可能就会出现器件和结构件干涉了。结构那边也是很难检查出来的，因为首先我们导出的STEP数据就是有高度问题的，所以说我们尽量还是在源头上把问题消灭掉才是正确的做法。当然了统一一个标准的PCB封装也是很有必要的啊，不知道诸位道友们有何高见啊？

好了，诸位道友们以上就是本期的所有内容了，我们下期文章不见不散。

--------声明：本文属于小编的原创文章，如需转载请注明来源！