Altium Designer双面板PCB绘制从零实现教程

从零开始：用 Altium Designer 设计一块可靠的双面板 PCB

你有没有过这样的经历？在实验室熬夜调试一个嵌入式系统，代码没问题、电源也正常，但就是通信不稳定、ADC读数跳动——最后发现是PCB布局布线“翻了车”？

别担心，这几乎是每个电子工程师的必经之路。而解决这类问题的核心，往往不在于芯片选型多高端，而在于如何把一张原理图真正变成一块稳定工作的电路板。

今天，我们就以一块典型的STM32最小系统板为例，带你从零开始，完整走一遍使用Altium Designer进行双面板PCB设计的全流程。这不是一份说明书式的操作手册，而是一次真实项目视角下的实战复盘——你会看到每一个决策背后的“为什么”，以及那些只有踩过坑才知道的“秘籍”。

一、起点不是画图，而是理解需求

很多人一打开Altium Designer就急着拖元件，结果做到一半才发现封装不对、空间不够、信号干扰……其实，真正的设计是从关闭软件开始的。

我们这次的目标很明确：设计一块基于STM32F103C8T6的双面开发板，具备基本调试和供电能力，用于后续物联网节点原型验证。

核心模块包括：
- 主控MCU（LQFP48封装）
- 8MHz主晶振 + 32.768kHz RTC晶振
- CH340G USB转串口芯片
- AMS1117-3.3 稳压器
- SWD下载接口、RGB LED、按键等辅助电路

板子尺寸控制在60mm×40mm以内，成本敏感，因此采用双层板结构。这意味着我们必须精打细算每一寸空间，合理规划走线策略。

二、原理图：不只是连线，更是设计语言

Altium Designer 的.SchDoc文件不是简单的“电子连线图”，它是整个项目的“宪法”。一旦这里出错，后面全盘皆输。

关键动作一：确保封装100%匹配

最常被忽视的问题就是——原理图上的元件有符号，但PCB里没有对应的物理封装。

比如你画了个“CAP”电容符号，默认可能指向一个0805封装，但实际要用的是0603。如果不提前检查，导入PCB时就会报错甚至遗漏。

✅ 解决方案：
- 在放置元件前，右键选择“Find Similar Components”，确认Footprint字段统一；
- 或者更进一步，建立自己的集成库（Integrated Library），将符号与常用封装绑定，避免每次重复配置。

关键动作二：网络命名要有“人话思维”

别再让网络叫NetR1_2了！换成VCC_3V3、I2C_SCL、SWDIO这样的名字，不仅自己看得懂，团队协作时也能快速定位。

特别是当你后期要做信号完整性分析或回溯问题时，清晰的命名能省下大量时间。

🛠 实战技巧：对电源网络使用Power Port（如VCC），而不是普通Wire+Label。这样ERC检查会更严格，防止虚接。

关键动作三：去耦电容不能“事后补票”

很多新手习惯先把主芯片放好，等布PCB时再补上电容。但正确的做法是——在原理图阶段就把每个电源引脚旁都配上0.1μF陶瓷电容。

这不是形式主义，而是强迫你在逻辑层面就考虑电源完整性。STM32有多个VDD/VSS对，别漏掉任何一个！

完成后的原理图应该像这样：

[USB 5V] → [AMS1117-3.3] → [Cin][Cout] → VCC_3V3 ↓ [STM32] ← [8MHz XTAL] ↑ ↑ [SWDIO] [32.768k RTC] ↓ [CH340G] ↔ TX/RX

一切就绪后，执行一次ERC（Electrical Rule Check），确保没有悬空输入、未连接电源等问题。

三、导入PCB：第一次“编译”失败怎么办？

点击Design → Update PCB Document，期待中的元器件却没有乖乖飞进来？常见原因如下：

问题	原因	解决方法
元件变红叉	封装缺失或路径错误	检查Library Search Path，安装缺失库
飞线乱成蜘蛛网	板框未定义	先画Keep-Out Layer矩形边界
某些网络没连上	网络标签拼写不一致	回原理图核对Net Label大小写

成功导入后，所有元件默认堆在板外。这时候别急着动手摆，先做三件事：

设置板框：用Keep-Out Layer画出40×60mm矩形；
定义原点：将左下角设为(0,0)，方便后续贴片坐标输出；
锁定板框：右键→Properties勾选Locked，防误操作。

四、布局：决定成败的前10分钟

老工程师常说：“布线只占30%，布局决定70%。”这句话在双面板上尤为成立。

分区原则：功能导向 + 信号流向

我们将板子划分为几个区域：
-左上角：MCU核心区（STM32 + 主晶振 + 复位电路）
-右下角：对外接口区（CH340G + USB插座 + 排针）
-底部中央：电源区（AMS1117 + 输入/输出滤波电容）
-顶部边缘：调试与指示灯（SWD接口 + RGB LED）

为什么要这么分？因为我们要让信号“顺流而下”：

外部输入 → 电源处理 → MCU供电 → 外设交互 → 数据输出

避免来回穿插，减少交叉干扰。

晶振怎么放？靠近+独立+屏蔽

8MHz晶振必须紧贴STM32的OSC_IN/OSC_OUT引脚，距离不超过1cm。走线尽量短且远离任何数字信号线（尤其是SWD、UART）。

建议：
- 晶振下方不要走其他线路；
- 周围用地过孔围一圈，形成简易屏蔽；
- 匹配电容就近放置，走线对称。

否则轻则启动不稳定，重则频率漂移导致程序跑飞。

散热与机械配合

AMS1117虽然是小封装SOT-23，但在输入5V输出3.3V且负载较大时也会发热。因此将其放在板边，利于空气流通。同时预留足够铜皮作为散热焊盘。

另外，接插件（如USB Type-B插座）位置要与外壳开孔对齐。可以提前导入STEP模型进行3D预览（View → Switch to 3D Layout View），避免装不上壳的尴尬。

五、布线：手动为主，规则先行

Altium 的自动布线（Auto Router）听起来很香，但对于实际工程而言，可控的手动布线才是王道。毕竟我们追求的不是“连通”，而是“可靠”。

第一步：设置设计规则（Design → Rules）

这是很多人跳过的环节，但恰恰是专业与否的分水岭。

必须设置的关键规则：

类别	规则项	推荐值	说明
Electrical → Clearance	Minimum Clearance	8mil	满足大多数厂家制程
Routing → Width	Signal	10mil	普通IO足够
Power	20~25mil	AMS1117输出电流可达800mA
Routing → Via Style	Diameter / Hole	0.6mm / 0.3mm	标准过孔尺寸
Plane → Polygon Connect Style	Thermal Relief	Yes	防止焊接时散热太快

你可以为不同网络创建专用规则。例如，给VCC_3V3单独设置宽度为20mil的布线规则：

// Delphi Script 示例：添加电源线宽规则 procedure SetPowerWidthRule; var Rule: TRule; begin Rule := RuleManager.CreateRule(eRoutingWidthConstraint); Rule.Name := 'Wide_Power_Trace'; Rule.FirstConditionStr := 'InNet(VCC_3V3)'; Rule.AddConstraint(eConstraintRoutingWidthRange).Value := '20mil..25mil'; RuleManager.AddRule(Rule); end;

保存为.pas脚本，通过Tools → Run Script加载运行，实现一键批量配置。

第二步：关键信号优先布线

记住这个顺序：
1.SWD调试线（SWDIO/SWCLK）
2.主晶振（8MHz）
3.复位电路（NRST）
4.电源线（VCC/GND）
5. 最后处理普通GPIO、LED等

这些高速或敏感信号一旦被其他走线包围，就很难优化。

布线要点：
- 使用45°拐角，禁用90°直角；
- 相邻层走线尽量垂直：顶层横走，底层纵走，减少耦合；
- 高速信号避免平行走线超过1cm，必要时加地线隔离；
- 所有过孔尽量小，高频信号少打孔。

六、铺铜：打造“准地平面”的艺术

双面板没有完整的地平面层，但我们可以通过Polygon Pour技术模拟出接近四层板的效果。

操作步骤：

选择Place → Polygon Pour
弹出对话框中设置：
- Name:GND
- Connected to Net:GND
- Layer:Bottom Layer
- Fill Mode: Solid (实心填充)
- Remove Dead Copper: ✔️
- Thermal Relief Connect: ✔️
沿板框绘制闭合区域
点击OK，软件自动填充铜皮

高阶技巧：双面铺铜 + 多点互连

为了进一步降低地阻抗，在顶层也铺设局部GND铜皮，特别是在MCU周围和晶振下方。

然后通过多个过孔阵列将顶层与底层GND连接起来，形成“蜂窝状”接地网络。推荐每隔5~10mm打一组双排过孔。

⚠️ 注意事项：
- 开关电源下方不宜大面积铺铜，可用栅格模式或留空，防止涡流发热；
- 模拟地（AGND）与数字地（DGND）若存在，应单点连接（通常在ADC参考源附近）；
- 铺铜完成后务必执行Repour All，否则修改走线后铜皮不会自动更新。

七、设计验证：上线前的最后一道防线

你以为画完就完了？错。90%的设计缺陷是在DRC阶段暴露的。

执行 DRC（Design Rule Check）

路径：Tools → Design Rule Check

重点检查以下几类错误：
-Clearance Violations：走线间距太近（<8mil）
-Short-Circuit：不该连通的网络被短接
-Unrouted Net：还有飞线未完成布线
-Silk-to-Solder Mask：丝印压在焊盘上，影响贴片

建议开启“Online DRC”，即边画边提示违规，及时纠正。

输出制造文件：让工厂看得懂你的设计

1. Gerber 文件（光绘文件）

路径：File → Fabrication Outputs → Gerber Files

关键设置：
- Units: Inches
- Format: 2:5 （行业标准）
- Layers:
- Top Layer
- Bottom Layer
- Top Solder Mask
- Bottom Solder Mask
- Top Overlay（丝印）
- Bottom Overlay
- Keep-Out Layer
- Mechanical 1（板框）

💡 Silkscreen层不要勾选“Mirror”，否则文字会被镜像。